公开(公告)号：CN115699031A

公开(公告)日：2023-02-03

申请号：CN202180039058.5

申请日：2021-06-04

Applicant: 国际商业机器公司

Inventor： 蔡欣妤 ,  S.卡里亚帕

IPC: G06N3/10

Abstract: 提供了漂移正则化以抵消模拟神经网络中的漂移系数的变化。示出了训练人工神经网络的方法。随机初始化多个权重。该多个权重中的每一个对应于人工神经网络的突触。至少一个输入阵列被输入到人工神经网络。由人工神经网络基于至少一个输入阵列和多个权重来确定至少一个输出阵列。将至少一个输出阵列与真值数据进行比较以确定第一损失。通过将漂移正则化添加到第一损失来确定第二损失。漂移正则化与至少一个输出阵列的方差正相关。通过反向传播基于第二损失来更新多个权重。

公开(公告)号：CN105845622A

公开(公告)日：2016-08-10

申请号：CN201610066551.7

申请日：2016-01-29

Applicant: 国际商业机器公司

Inventor： 张慎明 ,  M·A·古罗恩 ,  宫副裕之 ,  A·M·皮茨那 ,  蔡欣妤

IPC: H01L21/768 ,  H01L21/28 ,  H01L29/40 ,  H01L29/41

CPC classification number: H01L21/76877 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/7684 ,  H01L21/76864 ,  H01L23/528 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/1253 ,  H01L45/16 ,  H01L21/768 ,  H01L21/28 ,  H01L29/40 ,  H01L29/41 ,  H01L29/413

Abstract: 本发明涉及半导体结构及其形成方法。提供包括交替的第一U形电极和第二U形电极、以及将第一和第二U形电极互连的接触衬垫的结构。每个第一U形电极包括通过位于衬底的一端的弯折部而连接的基本平行的直部。每个第二U形电极包括通过位于衬底的相反另一端的弯折部而连接的基本平行的直部。邻近的第一和第二U形电极的每个相邻的直部构成具有亚光刻间距的电极对。每个接触衬垫与第一和第二U形电极中的一个的弯折部重叠并且接触。

公开(公告)号：CN115699028A

公开(公告)日：2023-02-03

申请号：CN202180036838.4

申请日：2021-05-13

Applicant: 国际商业机器公司

Inventor： 蔡欣妤 ,  G·伯尔 ,  P·纳拉亚南

IPC: G06N3/084 ,  G06N3/045 ,  G06N3/048 ,  G06N3/065 ,  G06N3/08

Abstract: 实现卷积神经网络(CNN)包括配置交叉点阵列以实现CNN中的卷积层。该层的卷积核被存储在阵列的交叉点器件中。通过将一组操作迭代预定次数来执行CNN的计算。该操作包括将对应于输入数据的向量的子部分的电压脉冲发送给交叉点阵列。电压脉冲生成表示基于被存储在交叉点器件处的权重值在交叉点器件处执行乘法运算的电流。一组积分器基于来自相应交叉点器件的输出电流累加电荷。交叉点阵列在迭代预定次数之后输出累加的电荷。累加的电荷表示输入数据的向量与一个或多个卷积核的乘加结果。

公开(公告)号：CN107210197B

公开(公告)日：2020-06-19

申请号：CN201680009251.3

申请日：2016-02-08

Applicant: 国际商业机器公司

Inventor： 郑雅如 ,  M·芝奥 ,  G·辛格 ,  A·弗里兹 ,  D·P·桑德斯 ,  蔡欣妤 ,  M·布林克 ,  M·古罗恩 ,  刘其俊 ,  G·多尔克

IPC: H01L21/02 ,  H01L21/311 ,  H01L29/06 ,  H05K3/00

Abstract: 制备混杂预制图案以用于能够形成层状域图案的给定嵌段共聚物的定向自组装。混杂预制图案具有顶表面，其包括散布有相邻凹陷表面的独立的抬升表面。抬升表面对于通过自组装形成的域是中性润湿的。在给定的蚀刻方法中，在抬升表面下方的材料比在凹陷表面下方的材料具有更大的抗蚀刻性。按照本文所述的混杂预制图案的其他尺寸约束，在混杂预制图案上形成给定嵌段共聚物的层。层的自组装产生在抬升表面上的包括自对准的、单向的、垂直取向的薄片的层状域图案，以及在凹陷表面上平行和/或垂直取向的薄片。域图案沿着预制图案的主轴显示长程有序性。层状域图案可用于形成包括二维定制特征的转印图案。

公开(公告)号：CN107210197A

公开(公告)日：2017-09-26

申请号：CN201680009251.3

申请日：2016-02-08

Applicant: 国际商业机器公司

Inventor： 郑雅如 ,  M·芝奥 ,  G·辛格 ,  A·弗里兹 ,  D·P·桑德斯 ,  蔡欣妤 ,  M·布林克 ,  M·古罗恩 ,  刘其俊 ,  G·多尔克

IPC: H01L21/02 ,  H01L21/311 ,  H01L29/06 ,  H05K3/00

Abstract: 制备混杂预制图案以用于能够形成层状域图案的给定嵌段共聚物的定向自组装。混杂预制图案具有顶表面，其包括散布有相邻凹陷表面的独立的抬升表面。抬升表面对于通过自组装形成的域是中性润湿的。在给定的蚀刻方法中，在抬升表面下方的材料比在凹陷表面下方的材料具有更大的抗蚀刻性。按照本文所述的混杂预制图案的其他尺寸约束，在混杂预制图案上形成给定嵌段共聚物的层。层的自组装产生在抬升表面上的包括自对准的、单向的、垂直取向的薄片的层状域图案，以及在凹陷表面上平行和/或垂直取向的薄片。域图案沿着预制图案的主轴显示长程有序性。层状域图案可用于形成包括二维定制特征的转印图案。

公开(公告)号：CN103839785A

公开(公告)日：2014-06-04

申请号：CN201310445648.5

申请日：2013-09-26

Applicant: 国际商业机器公司

Inventor： M·A·古罗恩 ,  黎家辉 ,  J·W·皮特拉 ,  蔡欣妤

IPC: H01L21/20 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: G03F7/0002 ,  B81B7/0006 ,  B81B2203/0353 ,  B81B2207/07 ,  B81C1/00031 ,  B81C2201/0149 ,  B81C2201/0198 ,  G03F7/0035 ,  G03F7/165 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/31144 ,  H01L29/66803 ,  H01L29/785

Abstract: 本发明涉及形成构图结构的方法。在中性聚合物层之上形成模板层之后，自组装嵌段共聚物材料被施加并且自组装。该模板层包括第一线状部分、比所述第一线状部分短的第二线状部分、以及具有比所述第二线状部分大的宽度的块状模板结构。在远离在宽度方向上延伸的部分的区域中，该自组装嵌段共聚物材料被相分离成交替薄层。所述块状模板结构扰乱所述薄层并且引起所述薄层的终止。在聚合物嵌段成分被选择性地去除时，形成与所述第一和第二线状部分平行并且与块状模板结构自对准地终止的腔。所述腔的图形可以被反转并转移到材料层中以形成具有不同长度的鳍。

公开(公告)号：CN118974745A

公开(公告)日：2024-11-15

申请号：CN202380030169.9

申请日：2023-03-13

Applicant: 国际商业机器公司

Inventor： S·杰恩 ,  蔡欣妤 ,  G·博尔 ,  M·斯坦尼萨夫尔杰维奇 ,  P·纳拉亚南

IPC: G06N3/065 ,  G06N3/063 ,  G06F15/78

Abstract: 本文公开的实施例包括用于深度神经网络（DNN）的存储器内计算（CIM）加速器架构。CIM加速器架构可以包括具有多个存储器内计算（CIM）模拟瓦片的第一模拟结构引擎。每个CIM模拟瓦片可以被配置为存储根据输入向量产生输出向量的权重操作数矩阵，并且执行存储器内计算。第一模拟结构还可以包括多个计算核心。每个CIM模拟瓦片和每个计算核心可以包括被配置为执行指令集的微控制器。第一模拟结构还可以包括将多个CIM模拟瓦片中的所有CIM模拟瓦片通信地连接到计算核心的片上互连。

公开(公告)号：CN118056209A

公开(公告)日：2024-05-17

申请号：CN202280065238.5

申请日：2022-09-26

Applicant: 国际商业机器公司

Inventor： G·布尔 ,  细川浩二 ,  蔡欣妤 ,  S·杰恩 ,  P·纳拉亚南

IPC: G06N3/063 ,  G06N3/045 ,  G06N3/082

Abstract: 提供了神经核阵列。每个神经核包括有序输入线、有序输出线以及突触，突触中的每个突触可操作地耦合到输入线中的一个输入线和输出线中的一个输出线。提供了多个信号线。信号线中的至少一个信号线沿着神经核阵列的每个维度布置。提供了多个路由器，多个路由器中的每个路由器可操作地耦合到神经核中的一个神经核以及沿着神经核阵列的每个维度的信号线中的至少一个信号线。每个路由器选择性地将信号从至少一个信号线路由到其耦合的神经核。每个路由器选择性地将信号从其耦合的神经核路由到至少一个信号线。路由器将经有序输入线和有序输出线分割成多个分段，并且独立路由每个分段的信号。

公开(公告)号：CN103839785B

公开(公告)日：2016-09-28

申请号：CN201310445648.5

申请日：2013-09-26

Applicant: 国际商业机器公司

Inventor： M·A·古罗恩 ,  黎家辉 ,  J·W·皮特拉 ,  蔡欣妤

IPC: H01L21/20 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: G03F7/0002 ,  B81B7/0006 ,  B81B2203/0353 ,  B81B2207/07 ,  B81C1/00031 ,  B81C2201/0149 ,  B81C2201/0198 ,  G03F7/0035 ,  G03F7/165 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/31144

Abstract: 本发明涉及形成构图结构的方法。在中性聚合物层之上形成模板层之后，自组装嵌段共聚物材料被施加并且自组装。该模板层包括第一线状部分、比所述第一线状部分短的第二线状部分、以及具有比所述第二线状部分大的宽度的块状模板结构。在远离在宽度方向上延伸的部分的区域中，该自组装嵌段共聚物材料被相分离成交替薄层。所述块状模板结构扰乱所述薄层并且引起所述薄层的终止。在聚合物嵌段成分被选择性地去除时，形成与所述第一和第二线状部分平行并且与块状模板结构自对准地终止的腔。所述腔的图形可以被反转并转移到材料层中以形成具有不同长度的鳍。

公开(公告)号：CN105845622B

公开(公告)日：2019-08-06

申请号：CN201610066551.7

申请日：2016-01-29

Applicant: 国际商业机器公司

Inventor： 张慎明 ,  M·A·古罗恩 ,  宫副裕之 ,  A·M·皮茨那 ,  蔡欣妤

IPC: H01L21/768 ,  H01L21/28 ,  H01L29/40 ,  H01L29/41

CPC classification number: H01L21/76877 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/7684 ,  H01L21/76864 ,  H01L23/528 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/1253 ,  H01L45/16

Abstract: 本发明涉及半导体结构及其形成方法。提供包括交替的第一U形电极和第二U形电极、以及将第一和第二U形电极互连的接触衬垫的结构。每个第一U形电极包括通过位于衬底的一端的弯折部而连接的基本平行的直部。每个第二U形电极包括通过位于衬底的相反另一端的弯折部而连接的基本平行的直部。邻近的第一和第二U形电极的每个相邻的直部构成具有亚光刻间距的电极对。每个接触衬垫与第一和第二U形电极中的一个的弯折部重叠并且接触。