-
公开(公告)号：CN110192207B
公开(公告)日：2023-10-24
申请号：CN201780084089.6
申请日：2017-12-20
Applicant: 国际商业机器公司
Abstract: 人工神经网络(ANN)中的计算是使用称为神经元的简单处理单元完成的，其中数据由神经元之间的连接(称为突触)以及这些连接的强度(突触权重)体现。交叉开关阵列可用于表示在每个交叉点处具有非易失性存储器(NVM)元件的ANN的一层，其中NVM元件的电导可用于编码突触权重，并且阵列上的高度并行电流求和实现代表输出神经元值的加权和运算。概述了一种方法，以将这样的神经元值从一个阵列的输出传递到第二阵列的输入，而不需要全局时钟同步，而不管阵列之间的距离，并且在下一个阵列处使用这样的值，和/或将这些值过渡为下一阵列的数字位。
-
公开(公告)号：CN116348887A
公开(公告)日：2023-06-27
申请号：CN202180069858.1
申请日：2021-09-10
Applicant: 国际商业机器公司
IPC: G06N3/063
Abstract: 通过提供包括电阻元件的阵列和第一级电流镜的电路，在分段镜上分配乘累积电流，该阵列包括行和列，每个电流镜被电耦合到一段，其中，该段包括电阻元件的列子集，由该阵列提供电流输出的向量，该电流输出的向量等于输入到阵列的电压向量与阵列内的模拟电阻权重的矩阵之间的模拟向量‑矩阵乘积，其中，电压输入编码模拟输入值的向量，其中，电阻元件的每一行对应于特定电压输入，确定每一行的分数，根据每一行的分数确定阵列的行的排序，以及根据排序向段映射每一行。
-
公开(公告)号：CN111357019B
公开(公告)日：2023-12-29
申请号：CN201880074735.5
申请日：2018-11-30
Applicant: 国际商业机器公司
IPC: G06N3/082
Abstract: 一种系统，具有存储计算机可执行组件的存储器以及执行计算机可执行组件的处理器，该系统通过利用权重矩阵的空间局部性并实现频率变换和压缩来减少与训练神经网络有关的数据大小。接收组件接收以压缩的频域权重矩阵形式的神经网络数据。分割组件将初始权重矩阵分割成原始子分量，其中相应的原始子分量具有空间权重。采样组件将广义权重分布应用于相应的原始子分量以生成相应的归一化子分量。变换组件对相应的归一化子分量应用变换。裁剪组件裁剪经变换的相应的归一化子分量的高频权重以产生低频归一化子分量的集合，以生成原始子分量的压缩表示。
-
公开(公告)号：CN115244900B
公开(公告)日：2024-02-09
申请号：CN202180019188.2
申请日：2021-01-25
Applicant: 国际商业机器公司
IPC: H04L12/28
Abstract: 提供了一种计算机实现的方法，用于与具有以N×M×Z拓扑的网格布置的计算节点的集合的可重配置计算设备一起使用，该计算节点包括计算硬件，其中Z＜N并且Z＜M，并且其中N和M至少等于4。方法包括使用计算设备来执行计算，计算的特征在于(i)初始系统I/O带宽和(ii)初始系统节点到节点延迟；将该设备重新配置为N'×M'×Z'拓扑的网格，其中，N、M和Z值中的至少两个与它们对应的N'、M'和Z'值不同，并且其中，N×M×Z等于N'×M'×Z'；以及使用该设备来执行计算，计算的特征在于(i)修改的系统I/O带宽和(ii)修改的系统节点到节点延迟。
-
公开(公告)号：CN115244900A
公开(公告)日：2022-10-25
申请号：CN202180019188.2
申请日：2021-01-25
Applicant: 国际商业机器公司
IPC: H04L12/28
Abstract: 提供了一种计算机实现的方法，用于与具有以N×M×Z拓扑的网格布置的计算节点的集合的可重配置计算设备一起使用，该计算节点包括计算硬件，其中Z＜N并且Z＜M，并且其中N和M至少等于4。方法包括使用计算设备来执行计算，计算的特征在于(i)初始系统I/O带宽和(ii)初始系统节点到节点延迟；将该设备重新配置为N'×M'×Z'拓扑的网格，其中，N、M和Z值中的至少两个与它们对应的N'、M'和Z'值不同，并且其中，N×M×Z等于N'×M'×Z'；以及使用该设备来执行计算，计算的特征在于(i)修改的系统I/O带宽和(ii)修改的系统节点到节点延迟。
-
Patent Agency Ranking
公开(公告)号：CN111357019A
公开(公告)日：2020-06-30
申请号：CN201880074735.5
申请日：2018-11-30
Applicant: 国际商业机器公司
IPC: G06N3/08
Abstract: 一种系统，具有存储计算机可执行组件的存储器以及执行计算机可执行组件的处理器，该系统通过利用权重矩阵的空间局部性并实现频率变换和压缩来减少与训练神经网络有关的数据大小。接收组件接收以压缩的频域权重矩阵形式的神经网络数据。分割组件将初始权重矩阵分割成原始子分量，其中相应的原始子分量具有空间权重。采样组件将广义权重分布应用于相应的原始子分量以生成相应的归一化子分量。变换组件对相应的归一化子分量应用变换。裁剪组件裁剪经变换的相应的归一化子分量的高频权重以产生低频归一化子分量的集合，以生成原始子分量的压缩表示。
-
公开(公告)号：CN115699028A
公开(公告)日：2023-02-03
申请号：CN202180036838.4
申请日：2021-05-13
Applicant: 国际商业机器公司
Abstract: 实现卷积神经网络(CNN)包括配置交叉点阵列以实现CNN中的卷积层。该层的卷积核被存储在阵列的交叉点器件中。通过将一组操作迭代预定次数来执行CNN的计算。该操作包括将对应于输入数据的向量的子部分的电压脉冲发送给交叉点阵列。电压脉冲生成表示基于被存储在交叉点器件处的权重值在交叉点器件处执行乘法运算的电流。一组积分器基于来自相应交叉点器件的输出电流累加电荷。交叉点阵列在迭代预定次数之后输出累加的电荷。累加的电荷表示输入数据的向量与一个或多个卷积核的乘加结果。
-
公开(公告)号：CN110192207A
公开(公告)日：2019-08-30
申请号：CN201780084089.6
申请日：2017-12-20
Applicant: 国际商业机器公司
Abstract: 人工神经网络(ANN)中的计算是使用称为神经元的简单处理单元完成的，其中数据由神经元之间的连接(称为突触)以及这些连接的强度(突触权重)体现。交叉开关阵列可用于表示在每个交叉点处具有非易失性存储器(NVM)元件的ANN的一层，其中NVM元件的电导可用于编码突触权重，并且阵列上的高度并行电流求和实现代表输出神经元值的加权和运算。概述了一种方法，以将这样的神经元值从一个阵列的输出传递到第二阵列的输入，而不需要全局时钟同步，而不管阵列之间的距离，并且在下一个阵列处使用这样的值，和/或将这些值过渡为下一阵列的数字位。
-
公开(公告)号：CN118974745A
公开(公告)日：2024-11-15
申请号：CN202380030169.9
申请日：2023-03-13
Applicant: 国际商业机器公司
Inventor： S·杰恩 , 蔡欣妤 , G·博尔 , M·斯坦尼萨夫尔杰维奇 , P·纳拉亚南
Abstract: 本文公开的实施例包括用于深度神经网络（DNN）的存储器内计算（CIM）加速器架构。CIM加速器架构可以包括具有多个存储器内计算（CIM）模拟瓦片的第一模拟结构引擎。每个CIM模拟瓦片可以被配置为存储根据输入向量产生输出向量的权重操作数矩阵，并且执行存储器内计算。第一模拟结构还可以包括多个计算核心。每个CIM模拟瓦片和每个计算核心可以包括被配置为执行指令集的微控制器。第一模拟结构还可以包括将多个CIM模拟瓦片中的所有CIM模拟瓦片通信地连接到计算核心的片上互连。
-
公开(公告)号：CN118056209A
公开(公告)日：2024-05-17
申请号：CN202280065238.5
申请日：2022-09-26
Applicant: 国际商业机器公司
Abstract: 提供了神经核阵列。每个神经核包括有序输入线、有序输出线以及突触，突触中的每个突触可操作地耦合到输入线中的一个输入线和输出线中的一个输出线。提供了多个信号线。信号线中的至少一个信号线沿着神经核阵列的每个维度布置。提供了多个路由器，多个路由器中的每个路由器可操作地耦合到神经核中的一个神经核以及沿着神经核阵列的每个维度的信号线中的至少一个信号线。每个路由器选择性地将信号从至少一个信号线路由到其耦合的神经核。每个路由器选择性地将信号从其耦合的神经核路由到至少一个信号线。路由器将经有序输入线和有序输出线分割成多个分段，并且独立路由每个分段的信号。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.016 seconds)
