公开(公告)号：CN111133380B

公开(公告)日：2024-03-19

申请号：CN201880062143.1

申请日：2018-09-25

Applicant: 国际商业机器公司

Inventor： I.塞沙德里 ,  E.A.德席尔瓦 ,  刘其俊 ,  池澄 ,  郭婧 ,  L.梅里汤普森

IPC: G03F7/00

Abstract: 本发明的实施方案提供了用于捕获胺的体系和方法。这又减轻了光致抗蚀剂中的不期望的浮渣和底脚效应。聚合物刷接枝到氮化硅表面上。所述聚合物刷的官能团和分子量分别提供质子和施加空间位阻以捕获从氮化硅表面扩散的胺。

公开(公告)号：CN111954920A

公开(公告)日：2020-11-17

申请号：CN201980008379.1

申请日：2019-01-18

Applicant: 国际商业机器公司

Inventor： 刘其俊 ,  杨振荣 ,  R.H.K.赵 ,  毕振兴 ,  K.施密特 ,  Y.米格诺特

IPC: H01L21/02

Abstract: 提供了用于VFET栅极长度控制的技术。在一个方面，一种形成VFET器件的方法包括：在衬底中图案化鳍片；缘着所述鳍片的相对侧壁形成第一聚合物隔离物；通过所述第一聚合物隔离物形成与所述鳍片偏置的第二聚合物隔离物；去除对所述第二聚合物隔离物有选择性的所述第一聚合物隔离物；使所述第二聚合物隔离物回流以闭合与所述鳍片的间隙；在所述第二聚合物隔离物上方形成覆层；去除所述第二聚合物隔离物；沿着暴露于所述底部隔离物和所述覆层之间的所述鳍片的相对侧壁形成栅极，其中所述栅极具有通过去除所述第二聚合物隔离物而设定的栅极长度Lg；在所述覆层上方形成所述顶部隔离物；在所述顶部隔离物上方形成顶部源极和漏极。还提供了VFET器件。

公开(公告)号：CN111133380A

公开(公告)日：2020-05-08

申请号：CN201880062143.1

申请日：2018-09-25

Applicant: 国际商业机器公司

Inventor： I.塞沙德里 ,  E.A.德席尔瓦 ,  刘其俊 ,  池澄 ,  郭婧 ,  L.梅里汤普森

IPC: G03F7/00

Abstract: 本发明的实施方案提供了用于捕获胺的体系和方法。这又减轻了光致抗蚀剂中的不期望的浮渣和底脚效应。聚合物刷接枝到氮化硅表面上。所述聚合物刷的官能团和分子量分别提供质子和施加空间位阻以捕获从氮化硅表面扩散的胺。

公开(公告)号：CN107210197B

公开(公告)日：2020-06-19

申请号：CN201680009251.3

申请日：2016-02-08

Applicant: 国际商业机器公司

Inventor： 郑雅如 ,  M·芝奥 ,  G·辛格 ,  A·弗里兹 ,  D·P·桑德斯 ,  蔡欣妤 ,  M·布林克 ,  M·古罗恩 ,  刘其俊 ,  G·多尔克

IPC: H01L21/02 ,  H01L21/311 ,  H01L29/06 ,  H05K3/00

Abstract: 制备混杂预制图案以用于能够形成层状域图案的给定嵌段共聚物的定向自组装。混杂预制图案具有顶表面，其包括散布有相邻凹陷表面的独立的抬升表面。抬升表面对于通过自组装形成的域是中性润湿的。在给定的蚀刻方法中，在抬升表面下方的材料比在凹陷表面下方的材料具有更大的抗蚀刻性。按照本文所述的混杂预制图案的其他尺寸约束，在混杂预制图案上形成给定嵌段共聚物的层。层的自组装产生在抬升表面上的包括自对准的、单向的、垂直取向的薄片的层状域图案，以及在凹陷表面上平行和/或垂直取向的薄片。域图案沿着预制图案的主轴显示长程有序性。层状域图案可用于形成包括二维定制特征的转印图案。

公开(公告)号：CN107210197A

公开(公告)日：2017-09-26

申请号：CN201680009251.3

申请日：2016-02-08

Applicant: 国际商业机器公司

Inventor： 郑雅如 ,  M·芝奥 ,  G·辛格 ,  A·弗里兹 ,  D·P·桑德斯 ,  蔡欣妤 ,  M·布林克 ,  M·古罗恩 ,  刘其俊 ,  G·多尔克

IPC: H01L21/02 ,  H01L21/311 ,  H01L29/06 ,  H05K3/00

Abstract: 制备混杂预制图案以用于能够形成层状域图案的给定嵌段共聚物的定向自组装。混杂预制图案具有顶表面，其包括散布有相邻凹陷表面的独立的抬升表面。抬升表面对于通过自组装形成的域是中性润湿的。在给定的蚀刻方法中，在抬升表面下方的材料比在凹陷表面下方的材料具有更大的抗蚀刻性。按照本文所述的混杂预制图案的其他尺寸约束，在混杂预制图案上形成给定嵌段共聚物的层。层的自组装产生在抬升表面上的包括自对准的、单向的、垂直取向的薄片的层状域图案，以及在凹陷表面上平行和/或垂直取向的薄片。域图案沿着预制图案的主轴显示长程有序性。层状域图案可用于形成包括二维定制特征的转印图案。

公开(公告)号：CN103425813B

公开(公告)日：2016-04-13

申请号：CN201310084141.1

申请日：2013-03-15

Applicant: 国际商业机器公司

Inventor： 郑雅如 ,  黎家辉 ,  刘其俊 ,  J·W·皮特拉 ,  C·T·雷特纳

IPC: G06F17/50

CPC classification number: G06F17/5068 ,  G03F7/0002 ,  G06F2217/08

Abstract: 本发明涉及用于设计在衬底上的层中的导向图形开口的方法。公开了方法和计算机程序产品，其用于设计用于使自组装域在衬底上的规定位置处的形成定向的形貌图形。该方法包括生成数学模型，所述数学模型在导向图形的数学描述中对圆柱体自组装域的数目和位置的数学描述进行操作。

公开(公告)号：CN103425813A

公开(公告)日：2013-12-04

申请号：CN201310084141.1

申请日：2013-03-15

Applicant: 国际商业机器公司

Inventor： 郑雅如 ,  黎家辉 ,  刘其俊 ,  J·W·皮特拉 ,  C·T·雷特纳

IPC: G06F17/50

CPC classification number: G06F17/5068 ,  G03F7/0002 ,  G06F2217/08

Abstract: 本发明涉及用于设计在衬底上的层中的导向图形开口的方法。公开了方法和计算机程序产品，其用于设计用于使自组装域在衬底上的规定位置处的形成定向的形貌图形。该方法包括生成数学模型，所述数学模型在导向图形的数学描述中对圆柱体自组装域的数目和位置的数学描述进行操作。

公开(公告)号：CN118140307A

公开(公告)日：2024-06-04

申请号：CN202280071008.X

申请日：2022-10-11

Applicant: 国际商业机器公司

Inventor： C·朴 ,  刘其俊 ,  S·齐格 ,  Y·米格诺特 ,  K·莫托亚马 ,  陈学忠

IPC: H01L23/528 ,  H01L21/768

Abstract: 一种半导体制造方法，其包括形成多个第一芯轴作为多层硬掩模的顶层，及在多个第一芯轴中的每个周围形成第一间隔物。去除多个第一芯轴并切割第一间隔物以形成多个第二芯轴。在多个第二芯轴中的每个周围形成第二间隔物，且形成包含多个第三芯轴的第一自对准图案。去除多个第二芯轴及第二间隔物且蚀刻多层硬掩模以将第一自对准图案转移到多层硬掩模的下层。形成第二自对准图案，其中第二自对准图案与第一自对准图案混合，以及将第一自对准图案和第二自对准图案蚀刻到导电金属层中。

公开(公告)号：CN116530019A

公开(公告)日：2023-08-01

申请号：CN202180081023.8

申请日：2021-11-19

Applicant: 国际商业机器公司

Inventor： 陈学忠 ,  M·C·希尔维斯特 ,  徐顺天 ,  刘其俊 ,  F·L·李 ,  杨智超 ,  Y·米格诺特 ,  T·斯坦达特

IPC: H03K19/18

Abstract: 本发明提出一种电阻切换RAM逻辑器件。该设备包括一对电阻切换RAM单元，该对电阻切换RAM单元可被独立地编程为至少低电阻状态(LRS)或高电阻状态(HRS)。电阻切换RAM逻辑器件可还包括电连接到该对电阻切换RAM单元的共享输出节点。可以根据电阻切换RAM单元中的每一个的经编程的电阻状态来确定逻辑输出。