公开(公告)号：CN118315340A

公开(公告)日：2024-07-09

申请号：CN202410277328.1

申请日：2024-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石哲齐 ,  邱宗凯 ,  杨固峰 ,  廖思雅

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供了形成堆叠多栅极器件的栅极结构的方法。根据本公开的形成半导体器件的方法包括形成栅极介电层以包围底部沟道构件和顶部沟道构件，在栅极介电层上方沉积偶极层，形成伪层，以使得顶部沟道构件设置在伪层的顶表面之上，去除顶部沟道构件周围的偶极层，在伪层的顶表面上形成自组装单层(SAM)，沉积硬掩模层以包围在顶部沟道构件上方，去除SAM和伪层，执行热驱入工艺以将偶极掺杂剂物质从偶极层驱入到底部沟道构件周围的栅极介电层中，去除硬掩模层，以及去除偶极层。

公开(公告)号：CN116978866A

公开(公告)日：2023-10-31

申请号：CN202310819312.4

申请日：2023-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡宽侃 ,  邱宗凯 ,  温伟源 ,  廖思雅 ,  杨固峰

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供了方法，方法包括沿开口的表面沉积催化剂层以及实施选择性增强工艺。选择性增强工艺改变金属组分在催化剂层的至少一个区域上的沉积速率。金属组分沉积在催化剂层上。示例性的选择性增强工艺包括自组装单分子层(SAM)、引入促进剂和/或引入抑制剂。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN116344440A

公开(公告)日：2023-06-27

申请号：CN202210903442.1

申请日：2022-07-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承祐 ,  杨固峰 ,  吴仓聚 ,  邱文智

IPC: H01L21/768 ,  H01L23/485 ,  H01L23/498

Abstract: 介绍了半导体器件及其制造方法，该方法在半导体衬底上方形成金属化层；在金属化层上方形成第一焊盘；在第一焊盘上方沉积一个或多个钝化层；以及穿过一个或多个钝化层并且至少部分穿过第一焊盘形成第一接合焊盘通孔。

公开(公告)号：CN109560038A

公开(公告)日：2019-04-02

申请号：CN201811259296.3

申请日：2013-04-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈新瑜 ,  杨固峰 ,  吴采蓉 ,  黄麟智 ,  刘源鸿 ,  吴仓聚 ,  邱文智

IPC: H01L21/762 ,  H01L23/522 ,  H01L21/308

Abstract: 本发明公开了互连结构及方法，其中一种装置包括：形成在衬底的第一侧上的层间介电层、形成在层间介电层上方的包括第一金属线的第一金属化层以及形成在第一金属化层上方的介电层，介电层包括金属结构，该金属结构具有与第一金属线的顶面共面的底面。

公开(公告)号：CN106486466A

公开(公告)日：2017-03-08

申请号：CN201610649598.6

申请日：2016-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光伟 ,  陈怡秀 ,  杨固峰 ,  邱文智

IPC: H01L25/065 ,  H01L23/48 ,  H01L21/98 ,  H01L21/768

CPC classification number: H01L25/50 ,  H01L21/48 ,  H01L23/522 ,  H01L23/5384 ,  H01L23/5386 ,  H01L25/0657 ,  H01L2224/11 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L21/76898 ,  H01L23/481

Abstract: 本发明公开了一种三维集成电路结构和及其制造方法。三维集成电路结构包括第一芯片和第二芯片。第一芯片在接合界面处接合至第二芯片。第一芯片的通孔和第二芯片的接合焊盘电连接，并且通孔的扩散阻挡层在接合界面处接触接合焊盘。本发明实施例涉及三维集成电路结构及其制造方法。

公开(公告)号：CN101667526B

公开(公告)日：2011-12-14

申请号：CN200910134317.3

申请日：2009-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱文智 ,  吴文进 ,  杨固峰 ,  胡荣治

IPC: H01L21/00 ,  H01L21/302

CPC classification number: H01L21/67219 ,  B24B37/04

Abstract: 一种从一半导体晶片表面上移除一金属或导电薄膜的方法和装置，其在一单一晶片装置内进行两步骤工艺。第一步骤为一湿式化学或机械移除工艺，以一高的移除速率来移除此薄膜的上层部分，接着第二步骤为较低的移除速率，其使用化学机械研磨。本发明提供一种装置与具有合理成本的工艺，以从半导体晶片表面上更快速地移除一基体金属或其他导电薄膜，且能得到如同化学机械研磨一般高品质的研磨表面。

公开(公告)号：CN120035162A

公开(公告)日：2025-05-23

申请号：CN202510130316.0

申请日：2025-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张晋豪 ,  杨固峰 ,  沙竹轩 ,  廖思雅

IPC: H10D30/01 ,  C09G1/02 ,  H10D30/62 ,  H01L21/321

Abstract: 在实施例中，方法包括：在介电层中形成开口；用导电材料填充开口；以及对导电材料和介电层实施化学机械抛光工艺，化学机械抛光工艺包括浆料，浆料包括：磨料，磨料包括二氧化钛‑二氧化硅混合颗粒；以及氧化剂。本申请的实施例还涉及化学机械抛光浆料及其形成方法。

公开(公告)号：CN120033093A

公开(公告)日：2025-05-23

申请号：CN202510130317.5

申请日：2025-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王冠人 ,  胡宽侃 ,  刘俊佑 ,  杨固峰 ,  廖思雅

IPC: H01L21/60 ,  H01L21/263 ,  H01L21/02 ,  H01L21/268 ,  H01L21/306

Abstract: 用于接合晶圆的方法包括对第一晶圆的第一表面执行清洁工艺，以及对第一表面执行表面活化工艺。表面活化工艺选自以下构成的组：等离子体表面活化工艺，包括从工艺气体生成等离子体，其中使用过滤器来去除等离子体中的离子，并且其中使用等离子体的剩余未带电部分来处理第一表面；激光表面活化工艺，使用激光束；酸表面活化工艺，使用酸；和碱表面活化工艺，使用碱。在表面活化工艺之后，对第一表面执行冲洗工艺。将第一晶圆的第一表面接合到第二晶圆的第二表面。

公开(公告)号：CN119812010A

公开(公告)日：2025-04-11

申请号：CN202411410714.X

申请日：2024-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈勇达 ,  胡宽侃 ,  刘俊佑 ,  石哲齐 ,  杨固峰 ,  廖思雅

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/48 ,  H01L23/367 ,  H01L23/373 ,  H01L23/498 ,  H01L23/522

Abstract: 一种形成半导体器件的方法包括在半导体结构上形成包含导热通孔(也称为热通孔、导热柱或热柱)的接合结构。热通孔的材料热导率大于约10W/m·K，被嵌入到接合结构中，该接合结构提供了一从热点区域到衬底的快速散热路径。本申请的实施例还公开了一种半导体器件。

公开(公告)号：CN118173506A

公开(公告)日：2024-06-11

申请号：CN202410178580.7

申请日：2024-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡宽侃 ,  陈翰德 ,  杨固峰 ,  蔡承峯 ,  徐志安 ,  廖思雅

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本文公开了用于堆叠器件结构的接合和隔离技术。示例性方法包括：在第一器件组件上形成第一绝缘层；在第二器件组件上形成第二绝缘层；以及接合第一绝缘层和第二绝缘层。接合提供了堆叠结构，堆叠结构包括位于第二器件组件上方的第一器件组件以及它们之间的隔离结构(由接合至第二绝缘层的第一绝缘层形成)。隔离结构包括具有第一成分的第一部分和具有与第一成分不同的第二成分的第二部分。方法还包括处理堆叠结构以形成设置在第二器件上方的第一器件，其中隔离结构将第一器件和第二器件分隔开。第一绝缘层和第二绝缘层可以包括相同或不同的材料。本申请的实施例还涉及堆叠器件结构及其形成方法。