-
公开(公告)号：CN112151540B
公开(公告)日：2025-03-25
申请号：CN202010440341.6
申请日：2020-05-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及制造方法。提供了一种半导体器件和方法，由此在衬底的第一区域和第二区域中形成一系列间隔体。第一区域中的一系列间隔体被图案化，而第二区域中的一系列间隔体被保护，以便将第一区域中的间隔体的性质与第二区域中的间隔体的性质分隔开。
-
公开(公告)号：CN109841618B
公开(公告)日：2022-04-01
申请号：CN201810521136.5
申请日：2018-05-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L29/78 , H01L21/336
Abstract: 描述了切割鳍的方法和由此形成的结构。在实施例中，结构包括位于衬底上的第一鳍和第二鳍以及设置在第一鳍和第二鳍之间的鳍切割填充结构。第一鳍和第二鳍纵向对准。鳍切割填充结构包括位于第一鳍的第一侧壁上的衬垫以及位于衬垫的侧壁上和位于第一鳍的第二侧壁上的绝缘填充材料。衬垫还位于第一鳍的第一侧壁和第一鳍的第二侧壁之间的第一鳍的表面上。本发明实施例涉及半导体结构切割工艺和由此形成的结构。
-
公开(公告)号：CN109786463B
公开(公告)日：2022-03-04
申请号：CN201811355119.5
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 半导体器件及其形成方法包括每个均从衬底延伸的第一鳍和第二鳍。第一栅极段设置在第一鳍上方，并且第二栅极段设置在第二鳍上方。层间介电(ILD)层邻近第一栅极段和第二栅极段。切割区域(例如，第一栅极结构和第二栅极结构之间的开口或间隙)在第一和第二栅极段之间延伸。切割区域具有第一部分和第二部分，第一部分具有第一宽度，第二部分具有第二宽度，第二宽度大于第一宽度。第二部分插入第一和第二栅极段，并且第一部分限定在ILD层内。本发明实施例涉及金属栅极结构及其制造方法。
-
公开(公告)号：CN109841679B
公开(公告)日：2021-10-08
申请号：CN201810596098.X
申请日：2018-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明描述了切割栅极结构的方法以及形成的结构。在一个实施例中，结构包括有源区上方的第一和第二栅极结构以及栅极切割填充结构。第一和第二栅极结构平行延伸。有源区包括横向地设置在第一和第二栅极结构之间的源极/漏极区。栅极切割填充结构具有第一和第二主要部分以及中间部分。第一和第二主要部分分别邻接第一和第二栅极结构。中间部分在第一和第二主要部分之间横向地延伸。第一和第二主要部分沿着第一和第二栅极结构的纵向中线的第一和第二宽度中的每一个分别大于中间部分的第三宽度，其中，该第三宽度在第一和第二栅极结构之间的中间并且平行于第一栅极结构的纵向中线。本发明还提供了半导体结构的切割方法以及由此形成的半导体结构。
-
公开(公告)号：CN109427777B
公开(公告)日：2021-08-24
申请号：CN201810513503.7
申请日：2018-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括衬底，从衬底向外突出的第一鳍和第二鳍以及分别设置在第一鳍和第二鳍上方的第一和第二高k金属栅极(HK MG)。从俯视图看，第一鳍和第二鳍沿第一方向纵向布置，第一和第二HK MG沿着垂直于第一方向的第二方向纵向布置，并且第一和第二HK MG沿着第二方向对准。在沿着第二方向切割的截面图中，第一HK MG具有从顶部至底部朝向第二HK MG倾斜的第一侧壁，并且第二HK MG具有从顶部至底部朝向第一HK MG倾斜的第二侧壁。也公开了用于生产这种半导体器件的方法。本发明实施例涉及具有倾斜侧壁的切割金属栅极。
-
Patent Agency Ranking
公开(公告)号：CN113178417A
公开(公告)日：2021-07-27
申请号：CN202011416151.7
申请日：2020-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体结构及其制造方法。一种方法，包括：在半导体区域之上沉积虚设栅极电介质层；沉积虚设栅极电极层；以及执行第一蚀刻工艺。蚀刻虚设栅极电极层的上部以形成虚设栅极电极的上部。方法还包括在虚设栅极电极的上部的侧壁上形成保护层，并且执行第二蚀刻工艺。蚀刻虚设栅极电极层的下部以形成虚设栅极电极的下部。然后使用保护层作为蚀刻掩模来执行第三蚀刻工艺以蚀刻虚设栅极电极的下部。虚设栅极电极通过第三蚀刻工艺而呈锥形。移除保护层，并且利用替换栅极电极来替换虚设栅极电极。
-
公开(公告)号：CN109860183B
公开(公告)日：2021-03-16
申请号：CN201810825543.5
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明的实施例提供了半导体器件及其形成方法。第一FinFET器件包括在顶视图中在第一方向上延伸的第一鳍结构。第二FinFET器件包括在顶视图中在第一方向上延伸的第二鳍结构。第一FinFET器件和第二FinFET器件是不同类型的FinFET器件。在顶视图中多个栅极结构在第二方向上延伸。第二方向不同于第一方向。每个栅极结构部分地包裹在第一鳍结构和第二鳍结构周围。在第一FinFET器件和第二FinFET器件之间设置介电结构。介电结构将每个栅极结构切割成用于第一FinFET器件的第一区段和用于第二FinFET器件的第二区段。介电结构位于相比于第二FinFET器件更靠近第一FinFET器件的位置。
-
公开(公告)号：CN108807182A
公开(公告)日：2018-11-13
申请号：CN201711294959.0
申请日：2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 半导体装置的制造方法包含在第一鳍片上方形成金属栅极结构，金属栅极结构被第一介电材料环绕，以及在第一介电材料上方形成盖层，金属栅极结构与盖层之间的蚀刻选择性超过预定的临界值。半导体装置的制造方法也包含在第一鳍片和第一介电材料上方形成图案化的硬掩模层，其中图案化的硬掩模层的开口将金属栅极结构的一部分和盖层的一部分暴露出来。半导体装置的制造方法还包含移除由图案化的硬掩模层的开口暴露出的金属栅极结构的一部分。
-
公开(公告)号：CN103456775B
公开(公告)日：2017-05-03
申请号：CN201310052078.3
申请日：2013-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/78 , H01L21/283 , H01L21/823842 , H01L29/4966 , H01L29/4983 , H01L29/66545
Abstract: 本发明涉及集成电路制造，更具体地涉及半导体器件的金属栅电极。用于半导体器件的示例性结构包括：衬底，包括主表面；第一矩形栅电极，位于主表面上并包括第一多层材料层；第一介电材料，与第一矩形栅电极的一侧相邻；以及第二介电材料，与第一矩形栅电极的另外三侧相邻，第一介电材料和第二介电材料共同围绕第一矩形栅电极。
-
公开(公告)号：CN103515440B
公开(公告)日：2017-04-26
申请号：CN201310051347.4
申请日：2013-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/66795 , H01L21/30604 , H01L21/823431 , H01L29/42372 , H01L29/66545 , H01L29/6681
Abstract: 本发明涉及半导体器件的伪栅电极。一个实施例包括：包含第一表面的衬底；覆盖第一表面的一部分的绝缘区，其中绝缘区的顶部限定第二表面；以及位于第二表面上方的伪栅电极，其中伪栅电极包括底部和宽于底部的基部，其中底部的宽度与基部的宽度的比值是约0.5至约0.9。
-
-
-
-
-
-
-
-
-
Search Results
85
records
(took 0.04 seconds)
