-
公开(公告)号：CN113345891B
公开(公告)日：2025-02-11
申请号：CN202110529803.6
申请日：2021-05-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体结构包括：半导体衬底；鳍有源区域，在半导体衬底之上突出；以及栅极堆叠件，设置在鳍有源区域上，其中，栅极堆叠件包括高k介电材料层和设置在高k介电材料层上的各个金属层。栅极堆叠件在截面图中具有不均匀轮廓，在顶面处具有第一尺寸D1，在底面处具有第二尺寸D2，并且在顶面和底面之间的位置处具有第三尺寸D3，并且其中，D1和D2的每个大于D3。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN114864672A
公开(公告)日：2022-08-05
申请号：CN202210112332.3
申请日：2022-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L29/423 , H01L29/78 , H01L21/8234
Abstract: 提供一种晶体管。此晶体管包括：一第一源极/漏极外延特征部件、一第二源极/漏极外延特征部件以及二或多个半导体层配置于第一源极/漏极外延特征部件与第二源极/漏极外延特征部件之间。此二或多个半导体层由不同的材料组成。晶体管还包括一栅极电极层围绕此二或多个半导体层的至少一部分，其中晶体管具有二或多个阈值电压。
-
公开(公告)号：CN112151540B
公开(公告)日：2025-03-25
申请号：CN202010440341.6
申请日：2020-05-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及制造方法。提供了一种半导体器件和方法，由此在衬底的第一区域和第二区域中形成一系列间隔体。第一区域中的一系列间隔体被图案化，而第二区域中的一系列间隔体被保护，以便将第一区域中的间隔体的性质与第二区域中的间隔体的性质分隔开。
-
公开(公告)号：CN113345891A
公开(公告)日：2021-09-03
申请号：CN202110529803.6
申请日：2021-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 半导体结构包括：半导体衬底；鳍有源区域，在半导体衬底之上突出；以及栅极堆叠件，设置在鳍有源区域上，其中，栅极堆叠件包括高k介电材料层和设置在高k介电材料层上的各个金属层。栅极堆叠件在截面图中具有不均匀轮廓，在顶面处具有第一尺寸D1，在底面处具有第二尺寸D2，并且在顶面和底面之间的位置处具有第三尺寸D3，并且其中，D1和D2的每个大于D3。本申请的实施例还涉及形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN113284804B
公开(公告)日：2024-05-14
申请号：CN202011634835.4
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/423
Abstract: 提供了用于半导体器件的对准结构及其形成方法。方法包括在衬底上方形成隔离区域以及在隔离区域上方形成对准结构。形成对准结构包括在衬底和隔离区域上方形成牺牲栅电极层。图案化牺牲栅电极层以在隔离区域上方形成多个第一牺牲栅极。再成形多个第一牺牲栅极的至少一个。多个第一牺牲栅极的至少一个在平面图中设置在对准结构的边缘处。多个第一牺牲栅极的至少一个的侧壁包括位于多个第一牺牲栅极的至少一个与隔离区域之间的界面处的凹口。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113380704A
公开(公告)日：2021-09-10
申请号：CN202011372171.9
申请日：2020-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 提供了用以形成不同间距的栅极结构的工艺。一种示例方法包括：提供工件，该工件具有衬底和通过隔离部件彼此间隔开的半导体鳍；在工件上方沉积栅极材料层；在栅极材料层上方形成图案化的硬掩模，该图案化的硬掩模包括不同间距的细长部件；实施第一蚀刻工艺，使用图案化的硬掩模作为蚀刻掩模，穿过栅极材料层以形成沟槽；实施第二蚀刻工艺，使用图案化的硬掩模作为蚀刻掩模，以使沟槽延伸至隔离部件的顶面；以及实施第三蚀刻工艺，使用图案化的硬掩模，以使沟槽延伸至隔离部件中。第一蚀刻工艺包括使用四氟化碳，并且不使用氧气。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN113284891A
公开(公告)日：2021-08-20
申请号：CN202110185397.6
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种半导体器件包括多个鳍结构，每个鳍结构均从衬底垂直向上突出，并且在俯视图中均沿第一方向延伸。栅极结构设置在鳍结构上方。在俯视图中，栅极结构沿第二方向延伸。第二方向不同于第一方向。鳍结构具有等于以下各项之和的鳍间距：鳍结构之一在第二方向上的尺寸和相邻的一对鳍结构之间在第二方向上的距离。栅极结构的端部段沿第二方向延伸超出最近的鳍结构的边缘。端部段在俯视图中具有渐缩轮廓，或者在第二方向上是鳍间距的至少4倍长。根据本申请的其他实施例，还提供了形成半导体器件的方法。
-
公开(公告)号：CN113284804A
公开(公告)日：2021-08-20
申请号：CN202011634835.4
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/423
Abstract: 提供了用于半导体器件的对准结构及其形成方法。方法包括在衬底上方形成隔离区域以及在隔离区域上方形成对准结构。形成对准结构包括在衬底和隔离区域上方形成牺牲栅电极层。图案化牺牲栅电极层以在隔离区域上方形成多个第一牺牲栅极。再成形多个第一牺牲栅极的至少一个。多个第一牺牲栅极的至少一个在平面图中设置在对准结构的边缘处。多个第一牺牲栅极的至少一个的侧壁包括位于多个第一牺牲栅极的至少一个与隔离区域之间的界面处的凹口。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN112151540A
公开(公告)日：2020-12-29
申请号：CN202010440341.6
申请日：2020-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开涉及半导体器件及制造方法。提供了一种半导体器件和方法，由此在衬底的第一区域和第二区域中形成一系列间隔体。第一区域中的一系列间隔体被图案化，而第二区域中的一系列间隔体被保护，以便将第一区域中的间隔体的性质与第二区域中的间隔体的性质分隔开。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
