-
公开(公告)号:CN105990383A
公开(公告)日:2016-10-05
申请号:CN201510673820.1
申请日:2015-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的实施例提供了一种用于背照式(BSI)像素传感器的半导体结构。光电二极管布置在半导体衬底内。复合栅格包括:金属栅格和低折射率(低n)栅格。金属栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第一开口。低n栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第二开口。滤色器布置在相应的光电二极管的第一开口和第二开口中并且滤色器的折射率大于低n栅格的折射率。滤色器的上表面相对于复合栅格的上表面偏移。本发明也提供了一种用于制造BSI像素传感器的方法。本发明的实施例还涉及用于降低背照式图像传感器中的串扰的复合栅格结构。
-
公开(公告)号:CN102237383B
公开(公告)日:2013-07-10
申请号:CN201010535484.1
申请日:2010-11-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L31/1872 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/1464 , H01L27/14689
Abstract: 本发明实施例提供一种图像感测元件及其制作方法,该元件包括:一基底,具有一前侧及一背侧;一光线感测元件,形成于该基底中,该光线感测元件用以检测通过该背侧进入该基底的一光波;以及一再结晶硅层,形成于该基底的该背侧上,该再结晶硅层具有与该基底的光激发荧光强度不同的光激发荧光强度。本发明可减少暗电流及白像素。
-
公开(公告)号:CN102237383A
公开(公告)日:2011-11-09
申请号:CN201010535484.1
申请日:2010-11-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L31/1872 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/1464 , H01L27/14689
Abstract: 本发明实施例提供一种图像感测元件及其制作方法,该元件包括:一基底,具有一前侧及一背侧;一光线感测元件,形成于该基底中,该光线感测元件用以检测通过该背侧进入该基底的一光波;以及一再结晶硅层,形成于该基底的该背侧上,该再结晶硅层具有与该基底的光激发荧光强度不同的光激发荧光强度。本发明可减少暗电流及白像素。
-
公开(公告)号:CN117423711A
公开(公告)日:2024-01-19
申请号:CN202311146484.6
申请日:2023-09-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开的各个实施例针对成像器件,该成像器件包括:第一图像传感器元件和第二图像传感器元件,分别包括设置在半导体衬底内的像素单元。第一图像传感器元件与第二图像传感器元件相邻。第一微透镜位于第一图像传感器元件上面,并且从第一图像传感器元件的像素单元的中心横向移位第一透镜移位量。第二微透镜位于第二图像传感器元件上面,并且从第二图像传感器元件的像素单元的中心横向移位不同于第一透镜移位量的第二透镜移位量。本申请的实施例还涉及形成成像器件的方法。
-
公开(公告)号:CN110600489B
公开(公告)日:2022-11-25
申请号:CN201910035872.4
申请日:2019-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 在一些实施例中,本发明实施例涉及图像传感器集成芯片及其形成方法。集成芯片具有布置在衬底的像素区内的图像感测元件。在位于衬底的第一侧内的沟槽中设置第一电介质。通过设置在像素区的相对侧上的第一侧壁限定沟槽。内部反射增强结构布置为沿着衬底的第一侧并且配置为将从衬底射出的辐射反射回衬底中。本发明实施例涉及半导体图像传感器。
-
公开(公告)号:CN115000100A
公开(公告)日:2022-09-02
申请号:CN202210142547.X
申请日:2022-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一些实施例涉及布置在衬底上的CMOS图像传感器。多个像素区域包括分别被配置为接收从所述背面进入所述衬底的辐射的多个光电二极管。边界深沟槽隔离(BDTI)结构布置在像素区域的边界区域处,并且包括在第一方向上延伸的第一组BDTI部段和在垂直于第一方向的第二方向上延伸的第二组BDTI部段,以横向地围绕光电二极管。BDTI结构包括第一材料。像素深沟槽隔离(PDTI)结构设置在BDTI结构内并覆盖在光电二极管上。PDTI结构包括与第一材料不同的第二材料,并且包括在第一方向上延伸的第一PDTI部段,使得第一PDTI部段由BDTI结构围绕。本申请的实施例还涉及形成CMOS图像传感器的方法。
-
公开(公告)号:CN114765190A
公开(公告)日:2022-07-19
申请号:CN202110563472.8
申请日:2021-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的各个实施例针对图像传感器以及用于形成图像传感器的方法,其中像素间沟槽隔离结构由低透射率层限定。在一些实施例中,图像传感器包括像素的阵列和像素间沟槽隔离结构。像素的阵列位于衬底上,并且阵列的像素包括位于衬底中的单独的光电探测器。像素间沟槽隔离结构位于衬底中。此外,像素间沟槽隔离结构沿着像素的边界延伸,并且单独地围绕光电探测器,以将光电探测器彼此分隔开。像素间沟槽隔离结构由对于入射辐射具有低透射率的低透射率层限定,使得像素间沟槽隔离结构对于入射辐射具有低透射率。低透射率层可以例如是或包括金属和/或一些其他合适的材料。
-
公开(公告)号:CN109427832B
公开(公告)日:2021-09-28
申请号:CN201711246847.8
申请日:2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开实施例涉及影像感应器集成芯片,其具有的深沟槽隔离结构具有反射元件。影像感应器集成芯片包含影像感应元件安排在基底内,多个突出部沿着基底的第一侧安排在影像感应元件之上,一或更多吸收增强层安排在这些突出部上方且在突出部之间,多个深沟槽隔离结构安排于沟槽内且设置于影像感应元件的相对两侧,并从基底的第一侧延伸至基底内,这些深沟槽隔离结构各自包含反射元件,其具有一或更多反射区配置为反射电磁辐射。通过使用反射元件反射电磁辐射,使相邻的像素区之间的串音(cross‑talk)减少,藉此改善影像感应器集成芯片的效能。
-
公开(公告)号:CN112117289A
公开(公告)日:2020-12-22
申请号:CN202010546967.5
申请日:2020-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本申请的各个实施例针对包括波长可调窄带滤色器的图像传感器以及用于形成图像传感器的方法。在一些实施例中,图像传感器包括衬底、第一光电探测器、第二光电探测器和滤色器。第一光电探测器和第二光电探测器相邻地位于衬底中。滤色器位于第一光电探测器和第二光电探测器上面,并且包括第一分布式布拉格反射器(DBR)、第二DBR以及位于第一DBR和第二DBR之间的中间层。中间层的厚度在第一光电探测器上面具有第一厚度值并且在第二光电探测器上面具有第二厚度值。在一些实施例中,滤色器限于单个中间层。在其它实施例中,滤色器还包括第二中间层,第二中间层限定嵌入第一中间层中的柱状结构并且具有与第一中间层不同的折射率。
-
公开(公告)号:CN106876420A
公开(公告)日:2017-06-20
申请号:CN201610884136.2
申请日:2016-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14645 , H01L27/14605 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/14685 , H01L27/14625 , H01L27/14683
Abstract: 本发明涉及一种具有自动聚焦功能的图像传感器及相关方法。在一些实施例中,该集成电路包括具有在半导体衬底内设置的多个光电二极管的光电二极管阵列、以及在光电二极管阵列上面且具有垂直地延伸穿过复合栅格的多个第一开口和多个第二开口的复合栅格。集成电路还具有图像感测像素阵列,该图像感测像素阵列具有在多个第一开口中设置的多个滤色器。集成电路还具有相位检测像素阵列,该相位检测像素阵列包括比多个滤色器小并且具有低折射率(低n)材料的多个相位检测组件,低折射率材料的折射率(n)小于多个滤色器的折射率,其中,相位检测组件设置在多个第二开口中。本发明的实施例还提供了集成电路、图像传感器的集成电路及其制造方法。
-
-
-
-
-
-
-
-
-