公开(公告)号：CN111129067B

公开(公告)日：2022-09-16

申请号：CN201911043521.4

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭泰彦 ,  张宗宪 ,  陈玉树 ,  丁致远 ,  谢志宏 ,  林仲德

IPC: H01L27/22 ,  H01L43/08 ,  H01L43/12 ,  G11C11/16

Abstract: 本公开涉及具有磁性隧道结的半导体器件。本公开提供了具有磁性隧道结的半导体器件。一种半导体器件包括：衬底；存储器阵列，位于衬底上方，存储器阵列包括第一磁性隧道结(MTJ)，其中第一MTJ位于衬底上方的第一电介质层中；以及电阻器电路，位于衬底上方，电阻器电路包括第二MTJ，其中第二MTJ位于第一电介质层中。

公开(公告)号：CN114975241A

公开(公告)日：2022-08-30

申请号：CN202210359361.X

申请日：2022-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈昱安 ,  李奕璋 ,  丁致远

IPC: H01L21/768 ,  H01L21/8234

Abstract: 本申请公开了互连结构及其形成方法。在一些实施例中，该方法包括在一个或多个器件之上形成第一电介质层，在第一电介质层中形成第一导电特征，以及在第一电介质层和第一导电特征之上形成两个电介质特征。两个电介质特征中的至少一个具有第一宽度，并且每个电介质特征包括第一低k电介质层、氧化物层和第一蚀刻停止层。该方法还包括在两个电介质特征之间形成第二导电特征，并且第二导电特征具有与第一宽度基本上相同的第二宽度。

公开(公告)号：CN108231549B

公开(公告)日：2021-10-26

申请号：CN201710673891.0

申请日：2017-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  林纬良 ,  张雅惠 ,  严永松 ,  洪继正 ,  王建惟 ,  刘如淦 ,  陈燕铭 ,  林进祥 ,  陈桂顺 ,  龙元祥 ,  丁致远 ,  张庆裕

IPC: H01L21/027 ,  H01L21/033

Abstract: 一种半导体制造方法，包括：提供基板，且于基板上提供图案层；于图案层中形成孔洞；沿着第一方向施加第一定向蚀刻至孔洞的内侧壁；以及沿着第二方向施加第二定向蚀刻至孔洞的内侧壁，其中第二方向与第一方向不同。

公开(公告)号：CN108231549A

公开(公告)日：2018-06-29

申请号：CN201710673891.0

申请日：2017-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  林纬良 ,  张雅惠 ,  严永松 ,  洪继正 ,  王建惟 ,  刘如淦 ,  陈燕铭 ,  林进祥 ,  陈桂顺 ,  龙元祥 ,  丁致远 ,  张庆裕

IPC: H01L21/027 ,  H01L21/033

CPC classification number: H01L21/26586 ,  H01L21/0337 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/0274

Abstract: 一种半导体制造方法，包括：提供基板，且于基板上提供图案层；于图案层中形成孔洞；沿着第一方向施加第一定向蚀刻至孔洞的内侧壁；以及沿着第二方向施加第二定向蚀刻至孔洞的内侧壁，其中第二方向与第一方向不同。

公开(公告)号：CN104701248B

公开(公告)日：2018-06-26

申请号：CN201410750576.X

申请日：2014-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁致远

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/5283 ,  H01L21/76811 ,  H01L21/7682 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了用于半导体器件的互连结构。提供了互连件以及形成半导体器件的互连件的方法。形成具有不同宽度的导线。在设计包括覆盖通孔的地方使用较宽的导线，以及在不包括覆盖通孔的地方使用较窄的导线。形成覆盖介电层，并且形成沟槽和通孔以延伸穿过覆盖介电层到达较宽的导线。可以与诸如较窄导线的所选导线相邻地形成空隙或气隙。

公开(公告)号：CN105097663A

公开(公告)日：2015-11-25

申请号：CN201410371298.7

申请日：2014-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁致远 ,  谢志宏

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L23/53295 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76852 ,  H01L23/5222 ,  H01L23/5223 ,  H01L23/5283 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种方法，包括在衬底上的介电层中形成导电部件。在衬底上形成第一硬掩模层和下面的第二硬掩模层。第二硬掩模层对等离子体蚀刻工艺的蚀刻选择性高于第一硬掩模层对等离子体蚀刻工艺的蚀刻选择性。第二硬掩模层可以在形成掩蔽元件期间保护介电层。该方法还包括：实施等离子体蚀刻工艺，以在介电层中形成沟槽，该蚀刻工艺还可以去除第一硬掩模层。然后，在沟槽的上方形成盖顶，以形成邻近导电部件的气隙结构。本发明还提供了一种形成半导体器件的方法。

公开(公告)号：CN100580888C

公开(公告)日：2010-01-13

申请号：CN200710154750.4

申请日：2007-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐祖望 ,  丁致远 ,  钟堂轩 ,  苏怡年 ,  蔡嘉祥

IPC: H01L21/308 ,  H01L21/28 ,  H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/7851 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/7853

Abstract: 本发明提供一种鳍式场效应晶体管形成方法，包括：提供半导体衬底；在该半导体衬底上方形成第一掩模层；在该第一掩模层上方形成第二掩模层；在该第二掩模层上方形成光致抗蚀剂图案，其具有第一宽度；利用该光致抗蚀剂图案作为蚀刻掩模，并且蚀刻该第二掩模层；修整该光致抗蚀剂图案，以形成修整后的光致抗蚀剂图案，具有第二宽度，其小于该第一宽度；利用该修整后的光致抗蚀剂图案作为蚀刻掩模，并且蚀刻该第二掩模层以及该第一掩模层，以形成由该第一掩模层以及该第二掩模层构成的叠层掩模；以及蚀刻该半导体衬底以形成鳍状物结构，其介于两个沟槽之间。本发明可降低鳍式场效应晶体管的高低起伏并且可改善制造流程的整合度。

公开(公告)号：CN221327722U

公开(公告)日：2024-07-12

申请号：CN202323148702.8

申请日：2023-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 熊德智 ,  陈筠桦 ,  吴泱澄 ,  傅圣勋 ,  谢文国 ,  丁致远 ,  林焕哲 ,  吴秉宪 ,  邱怡瑄

IPC: H01L27/092

Abstract: 一种半导体装置包含n型源极/漏极磊晶层、p型源极/漏极磊晶层以及介电层。介电层在该n型源极/漏极磊晶层及该p型源极/漏极磊晶层上方。该介电层未覆盖该n型源极/漏极磊晶层的一部分及该p型源极/漏极磊晶层的一部分。该n型源极/漏极磊晶层的该部分的一上表面的高度不同于该p型源极/漏极磊晶层的该部分的一上表面的高度。