-
公开(公告)号：CN107275454A
公开(公告)日：2017-10-20
申请号：CN201710601402.0
申请日：2017-07-21
Applicant: 厦门乾照光电股份有限公司
Abstract: 本申请提供了一种发光二极管的外延生长方法，其包括：提供衬底；在所述衬底上外延生长非故意掺杂GaN层；其中，所述非故意掺杂GaN层外延生长若干个生长周期，每个生长周期包括：第一生长阶段和第二生长阶段；在所述第一生长阶段，镓前驱源的流量为第一流量，在所述第二生长阶段，镓前驱源的流量为第二流量，所述第一流量大于所述第二流量。该方法通过镓前驱源的流量高低交替变化的方式实现生长速率呈高低速交替变化的方式生长GaN层，从而实现了提高发光二极管的生长速率的同时，使得外延氮化镓晶体质量不会变差的效果。
-
公开(公告)号：CN104347359B
公开(公告)日：2017-06-06
申请号：CN201410477236.4
申请日：2014-09-18
Applicant: 厦门乾照光电股份有限公司
IPC: H01L21/02 , H01L31/0352 , H01L33/02 , H01L33/12
Abstract: 本发明公开一种高效的衬底剥离方法，包括以下步骤：步骤一，外延结构与衬底之间设置牺牲层，牺牲层由交替生长的AlInP/AlAs多层结构组成；步骤二，采用化学腐蚀液蚀刻和剥离牺牲层。本发明可以提高外延结构与衬底的剥离速率，且解决剥离时外延结构容易破损的问题。
-
公开(公告)号：CN104377219B
公开(公告)日：2017-03-29
申请号：CN201410666590.1
申请日：2014-11-20
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明一种高发光效率的高压发光二极管，由n个具有独立发光结构的子级发光二极管串联构成，其中，第一子级发光二极管上设置第一电极，第n子级发光二极管上设置第二电极。本发明可以增加有源区的出光面积，提高发光效率。
-
公开(公告)号：CN106328775A
公开(公告)日：2017-01-11
申请号：CN201610788677.5
申请日：2016-08-31
Applicant: 厦门乾照光电股份有限公司
IPC: H01L33/00 , H01L33/12 , H01L21/203
Abstract: 本发明公开一种提高发光二极管外延良率的生长方法，一，采用PVD蒸镀衬底；二，采用MOCVD在AlN缓冲层上三维生长第一3D层；三，蚀刻PSS图形侧面和衬底平面上的第一3D层，直至PSS图形侧面的第一3D层被完全蚀刻掉；四，降温继续三维生长第二3D层；五，蚀刻PSS图形侧面和衬底平面上的第二3D层，直至PSS图形侧面的第二3D层被完全蚀刻掉，且PSS图形侧面的AlN缓冲层也被部分蚀刻，而平面上第二3D层部分蚀刻；六，重复以上循环多次；七，接着在最上层3D层上依次生长非故意掺杂层、n型导电层、有源区和P型导电层。本发明解决在外延生长过程产生外延片的一致性变差，影响外延片的良率的问题。
-
公开(公告)号：CN106025010A
公开(公告)日：2016-10-12
申请号：CN201610567047.5
申请日：2016-07-19
Applicant: 厦门乾照光电股份有限公司
Inventor： 陈亮 , 李俊贤 , 吕奇孟 , 吴奇隆 , 陈凯轩 , 张永 , 刘英策 , 李小平 , 魏振东 , 周弘毅 , 黄鑫茂 , 蔡立鹤 , 林志伟 , 姜伟 , 卓祥景 , 方天足
CPC classification number: H01L33/405 , H01L33/0075 , H01L33/32 , H01L33/42 , H01L33/46 , H01L2933/0016 , H01L2933/0025
Abstract: 本发明公开一种基于导电DBR结构的倒装LED芯片及其制作方法，在衬底上依次生长缓冲层、N‑GaN层、有源层和P‑GaN层，有源层和P‑GaN层刻蚀形成台阶并将N‑GaN层部分裸露，在P‑GaN层台阶上依次形成DBR导电反射层和金属反射层，在N‑GaN层的裸露部分设置N金属导电层及电流扩展条，在金属反射层上方以及N金属导电层和N‑GaN层裸露部分的上方形成绝缘层；所述绝缘层上形成若干通孔，在绝缘层上分别设置P共金层和N共金层，P共金层通过通孔与金属反射层连接，N共金层通过通孔与N金属导电层连接，绝缘层将N金属导电层与P共金层隔离，将DBR导电反射层与N共金层隔离。本发明提高了发光二极管产品的发光可靠性，降低工艺难度和制作成本。
-
Patent Agency Ranking
公开(公告)号：CN106025007A
公开(公告)日：2016-10-12
申请号：CN201610557362.X
申请日：2016-07-15
Applicant: 厦门乾照光电股份有限公司
CPC classification number: H01L33/145 , H01L33/0075 , H01L33/325 , H01L33/385 , H01L2933/0016
Abstract: 本发明公开一种深紫外发光二极管的芯片结构，在芯片周围设置与第一电极相连接的第一型扩展电极，第一型扩展电极与第一电极设置于第一型欧姆接触层之上，通过电极隔离层隔离第一电极、第一型扩展电极与外延结构的连接；第一型欧姆接触层置于第一型导电层之上，且通过电极隔离层隔离第一型欧姆接触层与外延结构的连接。本发明还公开一种紫外发光二极管的芯片结构制作方法。本发明有效降低深紫外发光二极管的工作电压，且提高内量子效率。
-
公开(公告)号：CN105977352A
公开(公告)日：2016-09-28
申请号：CN201610425301.8
申请日：2016-06-16
Applicant: 厦门乾照光电股份有限公司
CPC classification number: H01L33/0075 , H01L33/12 , H01L33/20
Abstract: 本发明公开一种具有生长过程可调节翘曲的发光二极管外延生长方法，包括以下步骤：在衬底上表面生长缓冲层；在缓冲层上生长非故意掺杂层；非故意掺杂层上生长复合调节层的各层结构；在复合调节层上生长第一型导电层；在第一型导电层上生长有源层；有源层上依次生长电子阻挡层、第二型导电层和欧姆接触层。本发明解决衬底在外延生长过程由于生长不同功能的外延层时温度变化及内应力问题导致的外延片弯曲，以及由于外延片弯曲变大而引起的外延表面异常及电性能异常问题。
-
公开(公告)号：CN105870279A
公开(公告)日：2016-08-17
申请号：CN201610273818.X
申请日：2016-04-28
Applicant: 厦门乾照光电股份有限公司
CPC classification number: H01L33/12 , H01L33/007
Abstract: 本发明公开一种不易发生翘曲的大尺寸发光二极管外延片，衬底上生长AlN缓冲层，AlN缓冲层上生长复合缓冲层，复合缓冲层上生长非故意掺杂层，非故意掺杂层上生长第一型导电层，第一型导电层上生长有源层，有源层上生长第二型导电层，第二型导电层上生长欧姆接触层；复合缓冲层由GaN缓冲层和多层缓冲层构成，GaN缓冲层生长在AlN缓冲层上，多层缓冲层生长在GaN缓冲层上，多层缓冲层包括GaInN/GaN/AlGaN。本发明解决采用大尺寸衬底生长外延片过程中因温度变化导致翘曲变大而引起外延表面异常及电性能异常问题。
-
公开(公告)号：CN105609603A
公开(公告)日：2016-05-25
申请号：CN201610117134.0
申请日：2016-03-02
Applicant: 厦门乾照光电股份有限公司
CPC classification number: H01L21/02507 , C30B25/183 , C30B29/406 , H01L21/02455 , H01L21/02458 , H01L21/02461 , H01L21/02463 , H01L21/02466 , H01L21/02505 , H01L21/0254 , H01L21/0262 , H01L31/0392 , H01L33/0075 , H01L33/12 , H01L33/32 , Y02E10/50 , H01L33/007
Abstract: 本发明公开一种具有复合结构的氮化物缓冲层，在衬底上生长AlN缓冲层，在AlN缓冲层上依次生长由下层为AlN层和上层为GaN层构成的多组复合结构缓冲层，每一组复合结构缓冲层的厚度相同，多组复合结构缓冲层中的AlN层的厚度沿生长方向逐渐减小直至为零，多组复合结构缓冲层中的GaN层的厚度沿生长方向逐渐增大。并且每一组复合结构缓冲层中的AlN层和GaN层的厚度都分别小于其应力完全释放时的临界厚度。本发明可以避免在GaN外延层中产生失配位错，从而提高器件的性能和寿命。
-
公开(公告)号：CN105428474A
公开(公告)日：2016-03-23
申请号：CN201510916691.4
申请日：2015-12-10
Applicant: 厦门乾照光电股份有限公司
CPC classification number: H01L33/145 , H01L33/005
Abstract: 本发明公开一种高效发光二极管芯片的简易制作方法，包括以下步骤：在所述衬底上形成外延发光结构；蒸镀非导电材料于欧姆接触层之上充当电流阻挡层；蒸镀二氧化硅在外延发光结构表面及侧面；去除表面所有光刻胶，在表面蒸镀形成ITO导电层；采用腐蚀溶液去除外延发光结构侧面及N型电极制作区域的二氧化硅；在芯片表面、侧面及N型电极与外延层之间的电极隔离槽蒸镀氮化硅，形成芯片保护层及电极隔离层；在芯片表面定义出P型电极制作区域和N型电极制作区域；在P型电极制作区域和N型电极制作区域上蒸镀且剥离光刻胶；对芯片进行裂片，分离成独立的芯粒。本发明有效地简化芯片制造工艺，缩短芯片工艺过程时间，降低芯片制造成本，提升芯片的质量。
-
-
-
-
-
-
-
-
-
Search Results
177
records
(took 0.037 seconds)
