集成电路
    13.
    发明公开

    公开(公告)号:CN110690896A

    公开(公告)日:2020-01-14

    申请号:CN201910553708.2

    申请日:2019-06-25

    Inventor: 李锡远 金南锡

    Abstract: 公开了一种集成电路。所述集成电路包括:振荡器,被配置为:在振荡周期中生成具有预定振荡频率的振荡电压;电压调节器,被配置为:生成用于驱动振荡器的输出电压,并将所述输出电压提供给振荡器;以及电流注入电路,被配置为:在振荡周期中响应于振荡使能信号将振荡电流提供给振荡器。

    用于产生内部时钟信号的装置

    公开(公告)号:CN1667750B

    公开(公告)日:2010-10-13

    申请号:CN200510056534.7

    申请日:2005-01-07

    CPC classification number: H03L7/0812 H03K5/133 H03K5/135

    Abstract: 提供一种产生用于获得准确同步的内部时钟信号的装置。该装置包括用于缓冲外部时钟信号以输出第一基准时钟信号的输入缓冲器;用于延迟第一基准时钟信号的延迟补偿电路;向前延迟阵列;镜像控制电路,其包括多个用于检测与第二基准时钟信号同步的延迟时钟信号的相位检测器;向后延迟阵列;以及输出缓冲器来产生内部时钟信号。与基准时钟信号准确同步的内部时钟信号可以通过最小化基准时钟信号的延迟和失真而产生。

    用于产生内部时钟信号的装置

    公开(公告)号:CN1667750A

    公开(公告)日:2005-09-14

    申请号:CN200510056534.7

    申请日:2005-01-07

    CPC classification number: H03L7/0812 H03K5/133 H03K5/135

    Abstract: 提供一种产生用于获得准确同步的内部时钟信号的装置。该装置包括用于缓冲外部时钟信号以输出第一基准时钟信号的输入缓冲器;用于延迟第一基准时钟信号的延迟补偿电路;向前延迟阵列;镜像控制电路,其包括多个用于检测与第二基准时钟信号同步的延迟时钟信号的相位检测器;向后延迟阵列;以及输出缓冲器来产生内部时钟信号。与基准时钟信号准确同步的内部时钟信号可以通过最小化基准时钟信号的延迟和失真而产生。

    分频器和包括该分频器的收发器

    公开(公告)号:CN109842410B

    公开(公告)日:2024-06-04

    申请号:CN201811424661.1

    申请日:2018-11-27

    Inventor: 崔宰源 金南锡

    Abstract: 一种分频器可以包括:核心电路,包括第一触发器环路和第二触发器环路,其中,第一触发器环路和第二触发器环路中的每一个对通过触发器的控制端接收的时钟信号的频率进行分频,其中,核心电路被配置为:基于第一触发器环路输出的第一信号和第二触发器环路输出的第二信号输出分频信号,第一信号和第二信号具有相同的分频比和不同的相位,并且通过第一触发器环路和第二触发器环路中的每一个的输入端反馈分频信号;占空比校正电路,接收分频信号并输出通过校正分频信号的占空比而生成的差分输出信号;以及输出电路,输出第一输出信号和第二输出信号,第一输出信号是从差分输出信号放大的信号,第二输出信号是第一输出信号的正交信号。

Patent Agency Ranking