-
公开(公告)号:CN101740127A
公开(公告)日:2010-06-16
申请号:CN200910206438.4
申请日:2009-11-12
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/0483 , G11C16/3418 , G11C16/3427
Abstract: 一种非易失性存储器件的编程方法,包括:根据要被编程的数据来浮置被选择存储单元的沟道;以及驱动被选择存储单元和未选择存储单元的字线,以在被选择存储单元和未选择存储单元之间产生栅致漏极泄漏
-
公开(公告)号:CN100541801C
公开(公告)日:2009-09-16
申请号:CN200510003952.X
申请日:2005-01-12
Applicant: 三星电子株式会社
IPC: H01L27/04 , H01L27/11 , H01L21/822 , H01L21/8244
CPC classification number: H01L27/1214 , H01L27/0688 , H01L27/11 , H01L27/1108
Abstract: 提供了一种包括薄膜晶体管(TFT)的半导体集成电路及制造这种半导体集成电路的方法。该半导体集成电路可以包括在半导体衬底形成的体晶体管和体晶体管上的第一层间绝缘层。下TFT可以在第一层间绝缘层上,以及第二层间绝缘层可以在下TFT上。上TFT可以在第二层间绝缘层上,以及第三层间绝缘层可以在上TFT上。体晶体管的第一杂质区、下TFT的第一杂质区以及上TFT的第一杂质区可以通过穿透第一、第二和第三层间绝缘层的节点栓塞相互电连接。
-
公开(公告)号:CN1767213A
公开(公告)日:2006-05-03
申请号:CN200510106912.8
申请日:2005-09-23
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66772 , H01L21/84 , H01L27/1203 , H01L29/783 , H01L29/78606 , H01L29/78654
Abstract: 一种半导体器件包括体区,该体区具有:源区、漏区、插在源区与漏区之间的沟道区以及从该沟道区的端部开始延伸的体区。在沟道区和体区上形成栅极图形,而且体接触使栅极图形连接到体区。体区延伸部分的侧壁自对准栅极图形的侧壁。还公开了用于形成具有自对准体和体接触的半导体器件的方法。
-
公开(公告)号:CN114068532A
公开(公告)日:2022-02-18
申请号:CN202110455007.2
申请日:2021-04-26
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/10
Abstract: 一种多沟道绝缘体上半导体(SOI)晶体管包括:衬底,所述衬底上具有电绝缘层和位于所述电绝缘层上的半导体有源层。还设置了掩埋在所述半导体有源层内的间隔开的绝缘栅电极的竖直堆叠。该竖直堆叠包括邻近所述电绝缘层延伸的第一绝缘栅电极和与所述半导体有源层的表面间隔开的第(N‑1)绝缘栅电极,其中,N是大于2的正整数。第N绝缘栅电极设置在所述半导体有源层的所述表面上。成对的源极/漏极区域设置在所述半导体有源层内。这些源极/漏极区域邻近所述间隔开的绝缘栅电极的竖直堆叠的相对两侧延伸。在这些方面中的一些方面,所述半导体有源层在所述成对的源极/漏极区域与所述电绝缘层之间延伸,而所述第一绝缘栅电极接触所述电绝缘层。
-
公开(公告)号:CN100541816C
公开(公告)日:2009-09-16
申请号:CN200410007497.6
申请日:2004-03-05
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/04 , H01L21/336 , H01L21/8234
CPC classification number: H01L23/522 , H01L21/76895 , H01L21/823842 , H01L21/823871 , H01L2924/0002 , Y10S257/90 , H01L2924/00
Abstract: 提供包括半导体衬底和栅极线的半导体器件。栅极线在半导体衬底上并且包括以指定顺序层叠在半导体衬底上的栅绝缘图形和栅电极。在栅极线的侧壁上形成的隔片;在栅极线上形成导电线条图形。导电线条图形平行于栅极线和电连接到栅电极。
-
公开(公告)号:CN100536164C
公开(公告)日:2009-09-02
申请号:CN200510106912.8
申请日:2005-09-23
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66772 , H01L21/84 , H01L27/1203 , H01L29/783 , H01L29/78606 , H01L29/78654
Abstract: 一种半导体器件包括体区,该体区具有:源区、漏区、插在源区与漏区之间的沟道区以及从该沟道区的端部开始延伸的体区。在沟道区和体区上形成栅极图形,而且体接触使栅极图形连接到体区。体区延伸部分的侧壁自对准栅极图形的侧壁。还公开了用于形成具有自对准体和体接触的半导体器件的方法。
-
公开(公告)号:CN101383349A
公开(公告)日:2009-03-11
申请号:CN200810166500.7
申请日:2003-01-07
Applicant: 三星电子株式会社
IPC: H01L27/11 , H01L23/522
CPC classification number: H01L27/11 , H01L27/1104
Abstract: 本发明公开一种SRAM单元,包括:半导体衬底;设置在半导体衬底内的第一有源区;邻近第一有源区的第二有源区,第二有源区包括基本上平行于第一有源区的驱动晶体管有源区、从驱动晶体管有源区的中心区域沿着相反于第一有源区的方向延伸的接地源极区、以及从驱动晶体管有源区的相对端沿着相反于第一有源区的方向延伸的第一和第二传输有源区;暴露出接地源极区的一部分的地线接触孔,地线接触孔被构造成由该单元和相邻单元共享;以及横穿第一和第二传输晶体管有源区的地线,地线具有延伸以覆盖地线接触孔并通过地线接触孔电连接到接地源极区的一部分,该部分还被构造成电连接到相邻单元的地线上。
-
公开(公告)号:CN101162721A
公开(公告)日:2008-04-16
申请号:CN200710180729.1
申请日:2007-10-11
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522 , H01L21/8247 , H01L21/768
CPC classification number: H01L27/115 , H01L21/76895 , H01L21/8221 , H01L23/481 , H01L23/485 , H01L27/0688 , H01L27/11521 , H01L27/11524 , H01L27/11551 , H01L2924/0002 , H01L2924/00
Abstract: 一种NAND快闪存储器件,包括:下半导体层和位于下半导体层上方的上半导体层,位于下半导体层中的第一漏区和第一源区,以及位于上半导体层中的第二漏区和第二源区。在该下半导体层上设置第一栅极结构,以及在该上半导体层上设置第二栅极结构。在该上半导体层上方设置位线,以及在该位线和第一漏区之间连接至少一个位线栓塞,其中该至少一个位线栓塞贯穿位于上半导体层中的漏极通孔。
-
公开(公告)号:CN1641882A
公开(公告)日:2005-07-20
申请号:CN200510003953.4
申请日:2005-01-12
Applicant: 三星电子株式会社
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/11 , H01L27/1108 , Y10S257/903
Abstract: 静态随机存取存储器(SRAM)器件包括在具有源极/漏极区的半导体衬底上的体MOS晶体管、在体MOS晶体管上的绝缘层以及在体MOS晶体管上的绝缘层上的具有源极/漏极区的薄膜晶体管。器件还包括在体MOS晶体管与薄膜晶体管之间的多层栓塞。多层栓塞包括直接在体MOS晶体管的源极/漏极区上并延伸穿过绝缘层的至少一部分的半导体栓塞,和直接在薄膜晶体管的源极/漏极区和半导体栓塞上并延伸穿过绝缘层的至少一部分的金属栓塞。还公开了相关方法。
-
公开(公告)号:CN101740127B
公开(公告)日:2015-01-21
申请号:CN200910206438.4
申请日:2009-11-12
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/0483 , G11C16/3418 , G11C16/3427
Abstract: 一种非易失性存储器件的编程方法,包括:根据要被编程的数据来浮置被选择存储单元的沟道;以及驱动被选择存储单元和未选择存储单元的字线,以在被选择存储单元和未选择存储单元之间产生栅致漏极泄漏。
-
-
-
-
-
-
-
-
-