公开(公告)号：CN103199082A

公开(公告)日：2013-07-10

申请号：CN201310002147.X

申请日：2013-01-04

Applicant: 三星电子株式会社

Inventor： 沈载株 ,  金汉洙 ,  李云京 ,  林周永 ,  黄盛珉

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0657 ,  H01L27/0207 ,  H01L27/1157 ,  H01L27/11582

Abstract: 本发明提供一种半导体器件，该半导体器件包括设置在衬底上的第一和第二隔离图案。交替堆叠的层间绝缘图案和导电图案设置在衬底的表面上且在第一和第二隔离图案之间。支撑图案贯穿导电图案和层间绝缘图案，并具有比第一和第二隔离图案小的宽度。第一垂直结构设置在第一隔离图案和支撑图案之间并贯穿导电图案和层间绝缘图案。第二垂直结构设置在第二隔离图案和支撑图案之间并贯穿导电图案和层间绝缘图案。支撑图案的顶表面和底表面之间的距离大于支撑图案的底表面与衬底的表面之间的距离。

公开(公告)号：CN101022126B

公开(公告)日：2011-10-05

申请号：CN200710006266.7

申请日：2007-02-07

Applicant: 三星电子株式会社

Inventor： 宋在爀 ,  崔定爀 ,  李云京

IPC: H01L29/423 ,  H01L29/78 ,  H01L29/788 ,  H01L27/04 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/82 ,  H01L21/8247

CPC classification number: H01L27/105 ,  H01L27/11526 ,  H01L27/11541

Abstract: 本发明的实施例提供一种半导体器件及制造该半导体器件的相关方法。在一个实施例中，本发明提供一种半导体器件，包括具有下硅图形和上硅图形并且设置在半导体衬底的有源区上的第一栅电极，其中上硅图形具有与下硅图形相同的晶体结构，并且由器件隔离层限定有源区。半导体器件还包括设置在有源区和第一栅电极之间的栅绝缘层。

公开(公告)号：CN101599494A

公开(公告)日：2009-12-09

申请号：CN200910146627.7

申请日：2009-06-03

Applicant: 三星电子株式会社

Inventor： 金钟源 ,  李云京

IPC: H01L27/115 ,  G11C16/02 ,  H01L23/58 ,  H01L23/48 ,  H01L23/52 ,  H01L21/8247 ,  H01L21/60

CPC classification number: H01L27/11568 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了具有电磁屏蔽源极板的非易失性存储器件及其形成方法。该半导体器件包括半导体衬底，其包含单元阵列区；存储器单元晶体管，设置在单元阵列区；位线，设置在该存储器单元晶体管上；以及源极板，设置在存储器单元晶体管与位线之间以遮蔽其下的存储器单元晶体管。

公开(公告)号：CN101022126A

公开(公告)日：2007-08-22

申请号：CN200710006266.7

申请日：2007-02-07

Applicant: 三星电子株式会社

Inventor： 宋在爀 ,  崔定爀 ,  李云京

IPC: H01L29/423 ,  H01L29/78 ,  H01L29/788 ,  H01L27/04 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/82 ,  H01L21/8247

CPC classification number: H01L27/105 ,  H01L27/11526 ,  H01L27/11541

Abstract: 本发明的实施例提供一种半导体器件及制造该半导体器件的相关方法。在一个实施例中，本发明提供一种半导体器件，包括具有下硅图形和上硅图形并且设置在半导体衬底的有源区上的第一栅电极，其中上硅图形具有与下硅图形相同的晶体结构，并且由器件隔离层限定有源区。半导体器件还包括设置在有源区和第一栅电极之间的栅绝缘层。

公开(公告)号：CN1885559A

公开(公告)日：2006-12-27

申请号：CN200610090831.8

申请日：2006-06-26

Applicant: 三星电子株式会社

Inventor： 李云京 ,  崔定爀 ,  李东濬 ,  宋在爀

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

Abstract: 提供一种具有不对称的栅电极结构和反转T形浮栅的选择晶体管的存储晶体管及其形成方法。邻近于存储晶体管的选择晶体管的栅电极具有基本上反转的T形图，而与存储晶体管相对的选择晶体管的栅电极近似具有箱形图。为了用反转T形状形成存储晶体管的浮栅，当打开用于存储晶体管的区域时，用于选择晶体管的区域被闭合。

公开(公告)号：CN107068182B

公开(公告)日：2021-02-05

申请号：CN201611218247.6

申请日：2011-11-16

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  张在薰 ,  崔正达 ,  李云京 ,  金基玄

IPC: G11C16/06 ,  G11C16/16

Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。

公开(公告)号：CN106887404A

公开(公告)日：2017-06-23

申请号：CN201710151188.3

申请日：2013-07-11

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  赵源锡 ,  李云京

IPC: H01L21/768 ,  H01L23/48

CPC classification number: H01L27/11582 ,  H01L23/5384 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/2409 ,  H01L27/2481 ,  H01L27/249 ,  H01L29/7827 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体装置及其制造方法，所述半导体装置包括交替并竖直地堆叠在基板上的多个第一绝缘层和多个第二层。所述多个第二层中的每个第二层包括通过第二绝缘层水平分离的水平电极。接触塞贯穿所述多个第一绝缘层和所述多个第二层中的第二绝缘层。

公开(公告)号：CN102623456B

公开(公告)日：2016-06-29

申请号：CN201110461204.1

申请日：2011-12-26

Applicant: 三星电子株式会社

Inventor： 林周永 ,  李云京 ,  沈载株 ,  文熙昌 ,  黄盛珉

IPC: H01L27/115 ,  H01L21/8247 ,  G11C16/02

CPC classification number: G11C16/0483 ,  G11C5/025 ,  G11C5/063 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11582

Abstract: 本发明提供了一种具有参考特征的垂直非易失性存储装置。一种垂直非易失性存储装置具有在其中限定的单元阵列区的基底。虚设结构靠近单元阵列区的边界处设置在基底上或基底中。所述存储装置还包括多条垂直堆叠的栅极导电线并在栅极导电线之间设置有绝缘层，所述多条导电栅极线和设置的绝缘层与垂直沟道区侧向相邻地设置并横跨虚设结构延伸，导电栅极线和绝缘层中的至少最上面的一个在虚设结构的交叉处具有表面变形，所述表面变形被构造为用作参考特征。虚设结构可包括沟槽，并且表面变形可包括在沟槽上方的凹进。

公开(公告)号：CN102467965A

公开(公告)日：2012-05-23

申请号：CN201110363170.2

申请日：2011-11-16

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  张在薰 ,  崔正达 ,  李云京 ,  金基玄

IPC: G11C16/06 ,  G11C16/14

CPC classification number: G11C16/14 ,  G11C16/0483 ,  G11C16/16 ,  G11C16/30 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。

公开(公告)号：CN102456675A

公开(公告)日：2012-05-16

申请号：CN201110328364.9

申请日：2011-10-25

Applicant: 三星电子株式会社

Inventor： 沈载株 ,  金敬勋 ,  李云京 ,  赵源锡 ,  赵厚成 ,  朴镇泽 ,  金种衍 ,  黄盛珉

IPC: H01L25/00 ,  H01L27/115 ,  H01L23/528

CPC classification number: H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明涉及三维半导体器件。该器件可以包括包含栅图案和绝缘图案的层叠图案。层叠图案还可以包括第一部分和第二部分，并且层叠结构的第二部分可以具有比第一部分窄的宽度。该器件还可以包括穿过层叠结构的有源图案。该器件还可以包括与层叠结构相邻的公共源极区。该器件可以另外包括在公共源极区上的带接触插塞。