公开(公告)号：CN116613108A

公开(公告)日：2023-08-18

申请号：CN202310142510.1

申请日：2023-02-08

Applicant: 三星电子株式会社

Inventor： 金永仁 ,  朴钟爀 ,  权炳昊

IPC: H01L21/8234

Abstract: 一种半导体器件的制造方法，包括：蚀刻衬底，从而形成单元沟槽和虚设沟槽；在衬底上形成初步隔离结构，其中第一虚设凹陷形成在初步隔离结构中并与虚设沟槽重叠；在初步隔离结构上形成下掩模层，其中第二虚设凹陷形成在下掩模层中并与第一虚设凹陷重叠；形成填充第二虚设凹陷的虚设凹陷填充图案；在下掩模层和虚设凹陷填充图案上形成上掩模层；使用下掩模层和上掩模层作为掩模形成栅极沟槽；以及在栅极沟槽中形成栅极结构。

公开(公告)号：CN109427803A

公开(公告)日：2019-03-05

申请号：CN201811018562.3

申请日：2018-08-31

Applicant: 三星电子株式会社

Inventor： 申美笑 ,  权明颜 ,  闵忠基 ,  权炳昊 ,  尹普彦

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 提供了一种三维半导体存储器件。该器件其可以包括：包括外围电路区域和单元阵列区域的衬底、设置在衬底的外围电路区域上的外围栅堆叠、以及设置在衬底的单元阵列区域上的电极结构。电极结构可以包括下电极、覆盖下电极的下绝缘层、以及在竖直方向上交替地堆叠在下绝缘层上的上电极和上绝缘层。下绝缘层可以从单元阵列区域延伸到外围电路区域以覆盖外围栅堆叠，并且下绝缘层在外围电路区域上的顶面可以高于在单元阵列区域上的顶面。

公开(公告)号：CN107871743A

公开(公告)日：2018-04-03

申请号：CN201710864922.0

申请日：2017-09-22

Applicant: 三星电子株式会社

Inventor： 金基雄 ,  金孝亭 ,  徐基银 ,  张气薰 ,  权炳昊 ,  尹普彦

IPC: H01L27/115 ,  H01L27/11582 ,  H01L27/11556

CPC classification number: H01L27/11582 ,  H01L21/02636 ,  H01L21/283 ,  H01L21/31053 ,  H01L21/76819 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/2436 ,  H01L27/2454 ,  H01L27/249 ,  H01L27/115 ,  H01L27/11556

Abstract: 提供了一种制造三维半导体器件的方法。该方法包括：提供具有外围电路区和单元阵列区的基板；在基板的外围电路区上形成外围结构；以及在单元阵列区上形成电极结构。电极结构包括下电极、在下电极上的下绝缘平坦化层、以及竖直地且交替地堆叠在下绝缘平坦化层上的上电极和上绝缘层，下绝缘平坦化层可以延伸以覆盖外围电路区上的外围结构。上绝缘平坦化层被形成为覆盖电极结构和外围电路区上的下绝缘平坦化层。

公开(公告)号：CN104347717A

公开(公告)日：2015-02-11

申请号：CN201410372950.7

申请日：2014-07-31

Applicant: 三星电子株式会社

Inventor： 权炳昊 ,  金哲 ,  金镐永 ,  朴世廷 ,  金明哲 ,  姜甫京 ,  尹普彦 ,  崔在光 ,  崔时荣 ,  郑锡勋 ,  成金重 ,  郑熙暾 ,  崔容准 ,  韩智恩

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7853 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3085 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/42364 ,  H01L29/4238 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785 ,  H01L2229/00

Abstract: 本发明提供了半导体器件及其制造方法。半导体器件可以包括半导体基板，该半导体基板具有与第二半导体鳍端对端地对准的第一半导体鳍，在第一和第二半导体鳍的面对的端部之间具有凹陷。第一绝缘体图案邻近第一和第二半导体鳍的侧壁形成，第二绝缘体图案形成在第一凹陷内。第二绝缘体图案可以具有比第一绝缘体图案的上表面高的上表面，诸如可以具有至鳍的上表面的高度的上表面(或可以具有高于或低于鳍的上表面的高度的上表面)。第一和第二栅极沿第一半导体鳍的侧壁和上表面延伸。虚设栅电极可以形成在第二绝缘体图案的上表面上。还公开了制造半导体器件以及变型的方法。

公开(公告)号：CN117956785A

公开(公告)日：2024-04-30

申请号：CN202310834329.7

申请日：2023-07-07

Applicant: 三星电子株式会社

Inventor： 李洋熙 ,  权炳昊 ,  金成垠 ,  金守情 ,  朴钟爀 ,  尹一永 ,  张祐赫 ,  周炳秀

IPC: H10B12/00 ,  H01L29/06

Abstract: 本公开涉及半导体器件。所述半导体器件包括：衬底；在所述衬底中的芯片区域；在所述衬底中的划片道区域；在所述芯片区域中的第一有源图案；在所述第一有源图案上的第一器件隔离图案；在所述划片道区域中的第二有源图案；以及在所述第二有源图案上的第二器件隔离图案。所述划片道区域与所述芯片区域相邻。所述第一器件隔离图案包括第一器件隔离材料，并且所述第二器件隔离图案包括第二器件隔离材料。所述第二器件隔离材料不同于所述第一器件隔离材料。

公开(公告)号：CN117790520A

公开(公告)日：2024-03-29

申请号：CN202311238056.6

申请日：2023-09-22

Applicant: 三星电子株式会社

Inventor： 金东灿 ,  朴灿镐 ,  朴弘圭 ,  权炳昊 ,  边炅来 ,  田慜焕 ,  郑挥永

IPC: H01L27/146 ,  H01L27/148

Abstract: 提供了一种图像传感器，其包括传感器基板、在传感器基板上的间隔物层、以及在间隔物层上并配置为基于光的波长分离光的颜色分离透镜阵列，其中颜色分离透镜阵列包括：第一透镜层，包括多个第一纳米柱和在所述多个第一纳米柱周围的第一周边材料层；化学机械抛光(CMP)停止层，在第一周边材料层上；蚀刻停止层，在CMP停止层的上表面上并直接在所述多个第一纳米柱中的每个第一纳米柱的上表面上；以及在蚀刻停止层上的第二透镜层，第二透镜层包括多个第二纳米柱和在所述多个第二纳米柱周围的第二周边材料层。

公开(公告)号：CN111872851A

公开(公告)日：2020-11-03

申请号：CN201911316149.X

申请日：2019-12-19

Applicant: 三星电子株式会社

Inventor： 韩昇澈 ,  李龙熙 ,  严泰民 ,  权炳昊 ,  李根泽

IPC: B24B53/017 ,  B24B37/10

Abstract: 提供了一种化学机械抛光(CMP)装置的修整器和一种包括该修整器的CMP装置。所述修整器包括：盘，所述盘用于对所述CMP装置的抛光垫进行修整；驱动器，所述驱动器用于使所述盘旋转；升降器，所述升降器用于升降所述驱动器；臂，所述臂用于使所述升降器旋转；以及连接器，所述连接器用于将所述驱动器连接到所述升降器，所述驱动器相对于所述升降器是可倾斜的。

公开(公告)号：CN110931499A

公开(公告)日：2020-03-27

申请号：CN201910869142.4

申请日：2019-09-16

Applicant: 三星电子株式会社

Inventor： 黃昌善 ,  石韩松 ,  姜炫求 ,  权炳昊 ,  闵忠基

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 公开了一种半导体装置。所述半导体装置包括在基底上的堆叠结构。堆叠结构包括阶梯区域和位于阶梯区域之间的中心区域，上绝缘层位于堆叠结构上，覆盖绝缘层位于堆叠结构的阶梯区域上。覆盖绝缘层包括与上绝缘层相邻的第一上端部分和第二上端部分。上绝缘层位于第一上端部分和第二上端部分之间。第一上端部分相对于基底延伸第一高度，第一高度不同于第二上端部分的相对于基底的第二高度。

公开(公告)号：CN109494236A

公开(公告)日：2019-03-19

申请号：CN201811055002.5

申请日：2018-09-11

Applicant: 三星电子株式会社

Inventor： 朴基喆 ,  金基雄 ,  石瀚率 ,  权炳昊 ,  尹普彦

IPC: H01L27/22 ,  H01L23/528 ,  H01L23/532

Abstract: 一种半导体存储器件可以包括在半导体衬底上的选择晶体管、覆盖选择晶体管的层间绝缘层、联接到选择晶体管的漏极区域并构造为穿透层间绝缘层的下接触插塞、以及联接到下接触插塞的磁隧道结图案。下接触插塞可以包括金属图案以及与金属图案的顶表面接触的盖金属图案。盖金属图案可以包括具有比金属图案的顶表面的表面粗糙度小的表面粗糙度的顶表面。磁隧道结图案可以包括底电极和顶电极、在顶电极与底电极之间的下磁层和上磁层、以及在下磁层与上磁层之间的隧道势垒层。

公开(公告)号：CN102082138B

公开(公告)日：2014-12-10

申请号：CN201010529467.7

申请日：2010-10-29

Applicant: 三星电子株式会社

Inventor： 权炳昊 ,  尹普彦

IPC: H01L23/522 ,  H01L23/528

CPC classification number: H01L23/528 ,  H01L21/76807 ,  H01L21/76816 ,  H01L27/11521 ,  H01L27/11524 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种导电结构和集成电路器件。该导电结构包括延伸穿过衬底上的绝缘层的接触插塞，以及在该绝缘层上彼此并排延伸的第一导电线和第二导电线。该第一导电线延伸在该接触插塞上。在该绝缘层上的连接线延伸于该第一导电线和该第二导电线之间且电连接该第一导电线和该第二导电线。还公开了相关的集成电路器件和制造方法。