公开(公告)号：CN118742027A

公开(公告)日：2024-10-01

申请号：CN202311854020.0

申请日：2023-12-29

Applicant: 三星电子株式会社

Inventor： 金永仁 ,  权炳昊 ,  金睿一 ,  朴钟爀 ,  裴珍宇 ,  宋景浚 ,  蒋明在 ,  周炳秀

IPC: H10B12/00 ,  H10B63/00

Abstract: 提供了制造半导体装置和半导体装置。该方法包括：在半导体衬底中形成限定有源区的器件隔离沟槽；形成覆盖半导体衬底的顶表面和器件隔离沟槽的内壁的第一衬垫电介质层；形成覆盖第一衬垫电介质层的第二衬垫电介质层；形成填充器件隔离沟槽的埋置电介质层；对第二衬垫电介质层和埋置电介质层执行抛光工艺以形成器件隔离结构；形成与有源区相交的掩模图案；以及部分地图案化有源区和器件隔离结构以形成栅极沟槽。在抛光工艺之后，第一衬垫电介质层、第二衬垫电介质层和埋置电介质层具有通过抛光工艺形成的彼此共面的顶表面。

公开(公告)号：CN117956785A

公开(公告)日：2024-04-30

申请号：CN202310834329.7

申请日：2023-07-07

Applicant: 三星电子株式会社

Inventor： 李洋熙 ,  权炳昊 ,  金成垠 ,  金守情 ,  朴钟爀 ,  尹一永 ,  张祐赫 ,  周炳秀

IPC: H10B12/00 ,  H01L29/06

Abstract: 本公开涉及半导体器件。所述半导体器件包括：衬底；在所述衬底中的芯片区域；在所述衬底中的划片道区域；在所述芯片区域中的第一有源图案；在所述第一有源图案上的第一器件隔离图案；在所述划片道区域中的第二有源图案；以及在所述第二有源图案上的第二器件隔离图案。所述划片道区域与所述芯片区域相邻。所述第一器件隔离图案包括第一器件隔离材料，并且所述第二器件隔离图案包括第二器件隔离材料。所述第二器件隔离材料不同于所述第一器件隔离材料。