公开(公告)号：CN103579345A

公开(公告)日：2014-02-12

申请号：CN201310317096.X

申请日：2013-07-26

Applicant: 万国半导体股份有限公司

Inventor： 安荷·叭剌 ,  哈姆扎·依玛兹 ,  马督儿·博德 ,  管灵鹏 ,  胡军 ,  金钟五 ,  丁永平

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0634 ,  H01L21/26586 ,  H01L29/0615 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/404 ,  H01L29/407 ,  H01L29/66712 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L29/7831 ,  H01L29/0611 ,  H01L29/66484

Abstract: 本发明为高压场平衡金属氧化物场效应晶体管。一种形成在半导体衬底中的半导体功率器件含有一个重掺杂区，在由重掺杂区承载的轻掺杂区上方的半导体衬底的顶面附近。该半导体功率器件还包括源极沟槽，在由导电沟槽填充材料填充的重掺杂区中打开，导电沟槽填充材料与顶面附近的源极区电接触。该半导体功率器件还包括沉积在源极沟槽下方的掩埋P-区，并用导电类型与重掺杂区相反的掺杂物掺杂。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

公开(公告)号：CN102891169A

公开(公告)日：2013-01-23

申请号：CN201210244919.6

申请日：2012-07-16

Applicant: 万国半导体股份有限公司

Inventor： 李亦衡 ,  马督儿·博德 ,  丁永平 ,  金钟五 ,  安荷·叭剌

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0649 ,  H01L29/407 ,  H01L29/66734 ,  H01L29/7813

Abstract: 本发明为具有新型结构的高压(HV)器件端接及其制备方法，公开了一种设置在半导体衬底中的半导体功率器件，含有一个形成在轻掺杂区上的重掺杂区，并且具有一个有源器件元区和一个边缘终接区。边缘终接区包括多个终接沟槽，形成在重掺杂区中，终接沟槽内衬电介质层，并且用导电材料填充。边缘终接还包括多个掩埋保护环，作为掺杂区，在半导体衬底的轻掺杂区中，紧靠终接沟槽。

公开(公告)号：CN102194699A

公开(公告)日：2011-09-21

申请号：CN201110038619.8

申请日：2011-02-10

Applicant: 万国半导体股份有限公司

Inventor： 常虹 ,  苏毅 ,  李文军 ,  翁丽敏 ,  陈开宇 ,  金钟五 ,  陈军

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7811 ,  H01L21/26586 ,  H01L21/283 ,  H01L27/088 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7827

Abstract: 本发明涉及一种用于制备半导体器件的方法，包括利用第一掩膜形成多个沟槽。沟槽包括源极传感沟槽，位于终止区外面以及两个相邻的有源区之间。利用第二掩膜，制成一个中间介质区，将第一和第二传导区分隔开。利用第三掩膜，形成连接到第一传导区的第一导电接头，以及连接到第二传导区的第二导电接头，并形成一个源极金属区。利用第四掩膜，形成到栅极金属区的接触。半导体器件含有一个源极传感接头，位于终止区外面以及器件的有源区外面。

公开(公告)号：CN104051461B

公开(公告)日：2017-04-12

申请号：CN201410065226.X

申请日：2014-02-26

Applicant: 万国半导体股份有限公司

Inventor： 李亦衡 ,  金钟五 ,  常虹

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/28

CPC classification number: H01L27/088 ,  H01L23/53266 ,  H01L23/535 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4916 ,  H01L29/66666 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种高密度沟槽栅极的MOSFET阵列及制备方法，包括分为MOSFET阵列区和栅极拾取区的半导体衬底；多个精确隔开的氮化物压盖的有源沟槽栅极堆栈，嵌入在外延区中。每个氮化物压盖的有源沟槽栅极堆栈包括一个多晶硅沟槽栅极的堆栈，多晶硅沟槽栅极带有栅极氧化物壳和氮化硅压盖，覆盖在多晶硅沟槽栅极上方，并水平定位至栅极氧化物壳。氮化物压盖的有源沟槽栅极堆栈与源极、本体、外延区一起在MOSFET阵列区中构成MOSFET器件。在MOSFET阵列区和栅极拾取区上方，一个带图案的电介质区在MOSFET阵列上，一个带图案的金属层在带图案的电介质区上方。带图案的金属层和MOSFET阵列、栅极拾取区一起，通过内部氮化物压盖的有源沟槽栅极堆栈间隔，构成自对准的源极和本体接头。

公开(公告)号：CN103579345B

公开(公告)日：2016-04-06

申请号：CN201310317096.X

申请日：2013-07-26

Applicant: 万国半导体股份有限公司

Inventor： 安荷·叭剌 ,  哈姆扎·依玛兹 ,  马督儿·博德 ,  管灵鹏 ,  胡军 ,  金钟五 ,  丁永平

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0634 ,  H01L21/26586 ,  H01L29/0615 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/404 ,  H01L29/407 ,  H01L29/66712 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种形成在半导体衬底中的半导体功率器件含有一个重掺杂区，在由重掺杂区承载的轻掺杂区上方的半导体衬底的顶面附近。该半导体功率器件还包括源极沟槽，在由导电沟槽填充材料填充的重掺杂区中打开，导电沟槽填充材料与顶面附近的源极区电接触。该半导体功率器件还包括沉积在源极沟槽下方的掩埋P-区，并用导电类型与重掺杂区相反的掺杂物掺杂。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

公开(公告)号：CN105206660A

公开(公告)日：2015-12-30

申请号：CN201510570811.X

申请日：2013-01-29

Applicant: 万国半导体股份有限公司

Inventor： 哈姆扎·耶尔马兹 ,  伍时谦 ,  丹尼尔·卡拉夫特 ,  马督儿·博德 ,  安荷·叭剌 ,  潘继 ,  李亦衡 ,  金钟五

IPC: H01L29/06 ,  H01L29/10 ,  H01L21/336 ,  H01L29/78 ,  H01L21/265 ,  H01L29/08 ,  H01L29/40 ,  H01L29/417 ,  H01L29/423 ,  H01L29/45

CPC classification number: H01L29/7813 ,  H01L21/26586 ,  H01L27/088 ,  H01L29/0623 ,  H01L29/0626 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

Abstract: 一种半导体功率器件包括一个形成在重掺杂层上的轻掺杂层。一个或多个器件形成在轻掺杂层中。每个器件都包括一个本体区、一个源极区、以及一个形成在轻掺杂区中相应的沟槽中的一个或多个栅极电极。每个沟槽的深度都在第一维度上，宽度在第二维度上，长度在第三维度上。本体区的导电类型与轻掺杂层和重掺杂层相反。源极区形成在上表面附近。一个或多个深接触区形成在沿一个或多个沟槽附近的第三维度的一个或多个位置处。接触区在第一方向上从上表面开始，延伸到轻掺杂层中，并与源极区电接触。

公开(公告)号：CN104051461A

公开(公告)日：2014-09-17

申请号：CN201410065226.X

申请日：2014-02-26

Applicant: 万国半导体股份有限公司

Inventor： 李亦衡 ,  金钟五 ,  常虹

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/28

CPC classification number: H01L27/088 ,  H01L23/53266 ,  H01L23/535 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4916 ,  H01L29/66666 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种高密度沟槽栅极的MOSFET阵列及制备方法，包括分为MOSFET阵列区和栅极拾取区的半导体衬底；多个精确隔开的氮化物压盖的有源沟槽栅极堆栈，嵌入在外延区中。每个氮化物压盖的有源沟槽栅极堆栈包括一个多晶硅沟槽栅极的堆栈，多晶硅沟槽栅极带有栅极氧化物壳和氮化硅压盖，覆盖在多晶硅沟槽栅极上方，并水平定位至栅极氧化物壳。氮化物压盖的有源沟槽栅极堆栈与源极、本体、外延区一起在MOSFET阵列区中构成MOSFET器件。在MOSFET阵列区和栅极拾取区上方，一个带图案的电介质区在MOSFET阵列上，一个带图案的金属层在带图案的电介质区上方。带图案的金属层和MOSFET阵列、栅极拾取区一起，通过内部氮化物压盖的有源沟槽栅极堆栈间隔，构成自对准的源极和本体接头。

公开(公告)号：CN104009083A

公开(公告)日：2014-08-27

申请号：CN201410057850.5

申请日：2014-02-20

Applicant: 万国半导体股份有限公司

Inventor： 李亦衡 ,  马督儿·博德 ,  高立德 ,  哈姆扎·依玛兹 ,  王晓彬 ,  潘继 ,  常虹 ,  金钟五

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的各个方面提出了一种功率MOSFET器件的端接结构。端接沟槽形成在半导体材料中，包围着MOSFET的有源区。端接沟槽还包含导电材料的第一和第二部分。导电材料的第一和第二部分相互电绝缘。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

公开(公告)号：CN103247681A

公开(公告)日：2013-08-14

申请号：CN201310034093.5

申请日：2013-01-29

Applicant: 万国半导体股份有限公司

Inventor： 哈姆扎·耶尔马兹 ,  伍时谦 ,  丹尼尔·卡拉夫特 ,  马督儿·博德 ,  安荷·叭剌 ,  潘继 ,  李亦衡 ,  金钟五

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/26586 ,  H01L27/088 ,  H01L29/0623 ,  H01L29/0626 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

Abstract: 一种半导体功率器件包括一个形成在重掺杂层上的轻掺杂层。一个或多个器件形成在轻掺杂层中。每个器件都包括一个本体区、一个源极区、以及一个形成在轻掺杂区中相应的沟槽中的一个或多个栅极电极。每个沟槽的深度都在第一维度上，宽度在第二维度上，长度在第三维度上。本体区的导电类型与轻掺杂层和重掺杂层相反。源极区形成在上表面附近。一个或多个深接触区形成在沿一个或多个沟槽附近的第三维度的一个或多个位置处。接触区在第一方向上从上表面开始，延伸到轻掺杂层中，并与源极区电接触。

公开(公告)号：CN102768994A

公开(公告)日：2012-11-07

申请号：CN201210138850.9

申请日：2012-04-23

Applicant: 万国半导体股份有限公司

Inventor： 苏毅 ,  伍时谦 ,  安荷·叭剌 ,  常虹 ,  金钟五 ,  陈军

IPC: H01L21/8249 ,  H01L21/768 ,  H01L27/06

CPC classification number: H01L29/7801 ,  H01L21/26586 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0891 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/47 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/782 ,  H01L29/872

Abstract: 本发明涉及一种在功率MOSFET内集成肖特基二极管。半导体器件包括多个沟槽，多个沟槽含有在有源区中的有源栅极沟槽，以及在有源区外部的截止区中的栅极滑道/截止沟槽和屏蔽电极吸引沟槽。栅极滑道/截止沟槽包括限定位于有源区外部的台面结构的一个或多个沟槽。第一导电区形成于多个沟槽中。中间电介质区和截止保护区形成于限定台面结构的沟槽中。第二导电区形成于限定台面结构的那部分沟槽中。第二导电区通过中间电介质区，与第一导电区电绝缘。到第二导电区形成第一电接触，到屏蔽电极吸引沟槽中第一导电区形成第二电接触。一个或多个肖特基二极管形成于台面结构中。