公开(公告)号：CN105304692B

公开(公告)日：2020-04-03

申请号：CN201510811901.3

申请日：2013-02-22

申请人： 万国半导体股份有限公司

发明人： 李亦衡 ,  丁永平 ,  王晓彬

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/336

摘要： 本发明公开了一种具有多个晶体管的半导体器件，包括一个端接区，带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。

公开(公告)号：CN105448732B

公开(公告)日：2018-06-15

申请号：CN201410443846.2

申请日：2014-09-02

申请人： 万国半导体股份有限公司

发明人： 丁永平 ,  哈姆扎·耶尔马兹 ,  王晓彬 ,  马督儿·博德

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 本发明涉及一种用于功率转换的MOSFET半导体器件，旨在提供具有较好非钳位感性开关切换能力的沟槽式功率半导体器件，优化沟槽式功率半导体器件的高雪崩击穿能力并提供制备该器件的方法。具有向下延伸至有源区台面结构内的第一接触孔，和具有向下延伸至过渡区台面结构内的第二接触孔，其中第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。

公开(公告)号：CN104916699B

公开(公告)日：2017-12-08

申请号：CN201510334087.0

申请日：2013-02-22

申请人： 万国半导体股份有限公司

发明人： 李亦衡 ,  丁永平 ,  王晓彬

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L21/336 ,  H01L29/423

CPC分类号： H01L29/7811 ,  H01L27/088 ,  H01L29/0661 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

摘要： 本发明公开了一种具有多个晶体管的半导体器件，包括一个端接区，带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。

公开(公告)号：CN103887225B

公开(公告)日：2017-02-22

申请号：CN201210563371.1

申请日：2012-12-21

申请人： 万国半导体股份有限公司

发明人： 薛彦迅 ,  何约瑟 ,  丁永平

IPC分类号： H01L21/768 ,  H01L23/495 ,  H01L23/31

CPC分类号： H01L24/97 ,  H01L2224/0603 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49111 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/01322 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本发明提出了将铝合金材料应用在引线框架上并利用铝合金引线框架来制备带有外露的钝化层的半导体器件。由于铝合金是低成本原材料，其硬度及柔韧性均适宜于引线框架的冲切、弯折、成型等需变形的工序，因此适用于大量生产，而且其重量要远远低于金属铜或铁镍材质，这为实际生产带来了极大的便利。

公开(公告)号：CN105489649A

公开(公告)日：2016-04-13

申请号：CN201410478892.6

申请日：2014-09-18

申请人： 万国半导体股份有限公司

发明人： 丁永平 ,  李亦衡 ,  王晓彬 ,  马督儿·博德

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明涉及一种用于功率转换的MOSFET半导体器件，旨在提供具有较好非钳位感性开关切换能力的沟槽式功率半导体器件，改善沟槽式功率半导体器件在终端区的低雪崩击穿能力并提供制备该器件的方法。分步刻蚀端接沟槽和有源沟槽，制备具有预期深度值的端接沟槽后屏蔽端接沟槽，再次实施刻蚀的步骤直至加深有源沟槽到预期的深度。

公开(公告)号：CN104916699A

公开(公告)日：2015-09-16

申请号：CN201510334087.0

申请日：2013-02-22

申请人： 万国半导体股份有限公司

发明人： 李亦衡 ,  丁永平 ,  王晓彬

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L21/336 ,  H01L29/423

CPC分类号： H01L29/7811 ,  H01L27/088 ,  H01L29/0661 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

摘要： 本发明公开了一种具有多个晶体管的半导体器件，包括一个端接区，带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。

公开(公告)号：CN104143572A

公开(公告)日：2014-11-12

申请号：CN201410173266.6

申请日：2014-04-28

申请人： 万国半导体股份有限公司

发明人： 丁永平 ,  雷燮光 ,  马督儿·博德 ,  张磊 ,  金钟五 ,  陈军

IPC分类号： H01L29/78 ,  H01L29/36 ,  H01L21/336 ,  H01L21/266

摘要： 本发明公开了一种高压MOSFET的结构和处理方法，其是一种设置在半导体衬底中的半导体功率器件。该半导体功率器件包括形成在半导体衬底顶部的多个沟槽，穿过半导体衬底沿轴向水平延伸，每个沟槽都含有一个非线性部分，包括一个垂直于沟槽轴向的侧壁，该半导体功率器件从顶面开始垂直向下延伸到沟槽底面。该半导体功率器件还包括一个设置在沟槽底面下方的沟槽底部掺杂区，以及一个沿垂直侧壁设置的侧壁掺杂区，其中侧壁掺杂区沿沟槽的垂直侧壁向下垂直延伸，以触及沟槽底部掺杂区，拾取沟槽底部掺杂区到半导体衬底的顶面。

公开(公告)号：CN102347359B

公开(公告)日：2014-03-26

申请号：CN201010246614.X

申请日：2010-07-29

申请人： 万国半导体股份有限公司

发明人： 李亦衡 ,  丁永平 ,  陈军

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/43 ,  H01L21/336

摘要： 本发明涉及的功率MOSFET器件，能在同一个接触沟道中不同部位选择性沉积不同功函数的导电材料，从而形成不同部位各自优化的金属-半导体接触特性：在接触沟道的侧壁和底部角沉积导电材料与P-型重掺杂的体区接触形成欧姆结；在接触沟道的底部中间区域沉积另一导电材料与轻掺杂的N-型外延层接触形成肖特基结，以分别保证发挥器件性能所要求的欧姆结电阻小和良好肖特基结整流特性。同时，使P-型重掺杂的硅包围导接触沟道的底部角落，形成N-P-M结构因而有效降低接触沟道角落处的聚集漏电流。本发明还提出实现上述器件的工艺方法，即通过构造接触沟道侧面间隔层工艺，制备接触沟道底部和侧壁不同金属接触，优化参杂离子的空间分布。

公开(公告)号：CN103151382A

公开(公告)日：2013-06-12

申请号：CN201310056587.3

申请日：2013-02-22

申请人： 万国半导体股份有限公司

发明人： 李亦衡 ,  丁永平 ,  王晓彬

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L21/336

摘要： 本发明公开了一种具有多个晶体管的半导体器件，包括一个端接区，带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。

公开(公告)号：CN103579345B

公开(公告)日：2016-04-06

申请号：CN201310317096.X

申请日：2013-07-26

申请人： 万国半导体股份有限公司

发明人： 安荷·叭剌 ,  哈姆扎·依玛兹 ,  马督儿·博德 ,  管灵鹏 ,  胡军 ,  金钟五 ,  丁永平

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/0634 ,  H01L21/26586 ,  H01L29/0615 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/404 ,  H01L29/407 ,  H01L29/66712 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种形成在半导体衬底中的半导体功率器件含有一个重掺杂区，在由重掺杂区承载的轻掺杂区上方的半导体衬底的顶面附近。该半导体功率器件还包括源极沟槽，在由导电沟槽填充材料填充的重掺杂区中打开，导电沟槽填充材料与顶面附近的源极区电接触。该半导体功率器件还包括沉积在源极沟槽下方的掩埋P-区，并用导电类型与重掺杂区相反的掺杂物掺杂。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。