-
公开(公告)号：CN104576859A
公开(公告)日：2015-04-29
申请号：CN201310489600.4
申请日：2013-10-18
Applicant: 厦门乾照光电股份有限公司
IPC: H01L33/10
Abstract: 本发明公开一种发光二极管结构，提供一衬底，在衬底的下表面具有第一电极，在衬底的上表面依次分布DBR反射层、第一型限制层、有源层、第二型限制层及电流扩展层；第二电极形成于电流扩展层之上；DBR反射层中的低折射率层被局部氧化，且各低折射率层的氧化深度在DBR反射层的法向上由下而上渐变或者周期性变化。本发明氧化层氧化深度渐变或者周期性变化使射入DBR的光线发生弯曲，从而增加DBR的反射角度，提高DBR的反射率，使芯片的亮度得到提升。
-
公开(公告)号：CN104393136A
公开(公告)日：2015-03-04
申请号：CN201410599879.6
申请日：2014-10-31
Applicant: 厦门乾照光电股份有限公司
CPC classification number: H01L33/06 , H01L33/007 , H01L33/22 , H01L33/32
Abstract: 本发明公开一种提高发光效率的GaN基LED外延片制备方法，包括以下步骤：在衬底上依次生长缓冲层、非故意掺杂层、第一N型掺杂层、第二N型掺杂层、InGaN/GaN多量子阱有源层、电子阻挡层、P型掺杂层及接触层；生长完第一N型掺杂层之后，关闭有机源，减小或者停止NH3通入反应室，在H2或者N2氛围下停顿生长10-200s，获得表面粗糙的第一N型掺杂层。本发明可以同时提高LED内量子效率与外量子效率，且制备方法简单，制备成本较低。
-
公开(公告)号：CN104332537A
公开(公告)日：2015-02-04
申请号：CN201410551529.2
申请日：2014-10-17
Applicant: 厦门乾照光电股份有限公司
CPC classification number: H01L33/04 , H01L33/12 , H01L33/285
Abstract: 本发明公开一种高浓度Te掺杂的发光二极管外延结构，在衬底上分别形成缓冲层、腐蚀阻挡层、粗化层、第一型电流扩展层、第一型限制层、有源层、第二型限制层及第二型电流扩展层；有源层一侧设置第一型电流扩展层，另一侧设置第二型电流扩展层；有源层与第一型电流扩展层设置第一型限制层，而有源层与第二型电流扩展层设置第二型限制层；第一型电流扩展层设置为n层结构，各层结构之间设置超晶格，且第一型电流扩展层掺杂Te。本发明可以减少杂质对短波长光的吸收，有效提高发光二极管的发光效率。
-
公开(公告)号：CN104167474A
公开(公告)日：2014-11-26
申请号：CN201410391579.9
申请日：2014-08-11
Applicant: 厦门乾照光电股份有限公司
CPC classification number: H01L33/06 , H01L33/0075 , H01L33/22 , H01L33/30
Abstract: 本发明公开一种高晶体质量红外发光二极管，在衬底之上依次形成缓冲层、腐蚀截止层、欧姆接触层、电流传输层、粗化层、第一型导电层、有源层及第二型导电层；有源层由多组的量子垒、降温层及量子阱三层结构循环构成，降温层位于量子垒与量子阱之间。本发明解决有源区的量子阱与其它外延层存在失配，引起的外延层晶体质量差的问题，提高红外发光二极管量子效率。
-
公开(公告)号：CN102760809A
公开(公告)日：2012-10-31
申请号：CN201210267956.9
申请日：2012-07-31
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明公开一种采用N型衬底的发光二极管及其制造方法，其包括N型GaAs衬底，在N型GaAs衬底上依次生长有N型GaAs缓冲层、布拉格反射层、N型下限制层、有源层、P型上限制层、P型电流扩展层、P型粗化层以及欧姆接触层；所述有源层可由Undoped-（AlxGa1-x）yIn1-yP构成；所述P型电流扩展层可由p-AlxGa1-xAs构成且其厚度为1～15um；所述P型粗化层可由p-（AlxGa1-x）yIn1-yP构成且其厚度为0.3～5um；所述欧姆接触层由P++GaAs构成；其制造方法包括在300℃-700℃的温度下对N型GaAs衬底进行表面处理，然后依次生长各外延结构；本发明可大幅提高发光二极管的外量子效率，发光效率高，使用寿命长。
-
Patent Agency Ranking
公开(公告)号：CN112768578B
公开(公告)日：2024-11-15
申请号：CN202110176774.X
申请日：2021-02-07
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种半导体外延结构及其制作方法、LED芯片，通过至少在一势阱层靠近所述第一型半导体层的一侧表面依次设有降温层和深阱层，至少在一势阱层靠近所述第二型半导体层的一侧表面依次设有浅阱层和升温层；其中，所述降温层、升温层用于所述势垒层与势阱层之间的生长温度过渡；所述深阱层、浅阱层用于阱层的电子限制。通过生长温度的控制，可有效释放势垒层与势阱层之间的应力；同时，在势阱层前后两端进一步形成阱类结构，有利于加强阱层的电子限制，从而提高其内量子效率。
-
公开(公告)号：CN117012875A
公开(公告)日：2023-11-07
申请号：CN202310946636.4
申请日：2023-07-31
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种LED芯片及其制作方法，通过：在所述导电基板的表面依次设置导电型键合层、金属反射层、介质层、第二欧姆接触层以及外延叠层；其中，所述介质层具有若干个通孔，且在所述通孔内设有第一欧姆接触层；所述第二欧姆接触层与所述第一欧姆接触层形成接触。从而，在所述外延叠层表面通过介质层+金属反射层的配合形成了ODR全方向反射镜，使光线被反射后从LED芯片的上表面取出，有效地提升了芯片整体反射率、增加了光提取效率；同时，通过所述第一欧姆接触层、第二欧姆接触层和通孔的配合接触，在保证金属反射层与外延叠层的半导体材料接触的同时，可横向阻挡所述金属反射层和电极的金属扩散。
-
公开(公告)号：CN111883552B
公开(公告)日：2023-09-05
申请号：CN202010771244.5
申请日：2020-08-04
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种集成式LED芯片模组及其制作、测试、切割方法，其LED阵列单元通过交叉沟槽隔离形成于所述基板表面；所述绝缘层覆盖所有所述LED阵列单元及沟槽，且所述绝缘层具有裸露各所述LED阵列单元表面的缺口；所述电极引线平铺于所述沟槽上方且相互间隔设置，并通过所述绝缘层与所述LED阵列单元和/或基板隔离设置；所述子电极沉积于所述缺口并延伸至所述绝缘层的表面与所述电极引线形成电连接；基于本发明所提供的技术方案，可利用测试电极做打线金球，从而避免在LED阵列单元表面打线引起的遮光问题；同时，可通过将测试电极与外部控制电路连接，实现LED阵列单元的独立控制，并降低控制电路与各LED阵列单元的连接难度。
-
公开(公告)号：CN116454188A
公开(公告)日：2023-07-18
申请号：CN202310457123.7
申请日：2023-04-25
Applicant: 厦门乾照光电股份有限公司
Abstract: 本申请提供了一种LED芯片的制备方法以及LED芯片，该方法包括：提供一衬底，在衬底上形成外延结构，在外延结构上形成P电极和N电极，形成P电极包括：以第一蒸镀速率形成第一金层，以第二蒸镀速率形成第二金层，以第三蒸镀速率形成第三金层，形成N电极包括：以第一蒸镀速率形成第四金层，以第二蒸镀速率形成第五金层，以第三蒸镀速率形成第六金层，第二蒸镀速率大于或小于第一蒸镀速率和第三蒸镀速率，使得P电极和N电极中的相邻金层的孔隙错开，尽可能的抑制P电极和N电极的金层中存在贯通整个金层的孔隙，降低盐雾环境中的氯离子进入到电极内部的可能性，提高LED芯片在盐雾环境中的可靠性。
-
公开(公告)号：CN116190521A
公开(公告)日：2023-05-30
申请号：CN202310317675.8
申请日：2023-03-29
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种LED芯片及其制备方法，通过将衬底设置具有多个凸起，所述发光结构层叠于所述衬底具有凸起的一侧表面；其中，所述凸起沿第一方向的横截面积逐渐减小；沿第一方向上所述凸起的单位高度所对应的横截面积差值为变化速率，则变化速率和凸起高度的曲线呈“V”形；所述第一方向垂直于所述衬底，并由所述衬底指向所述发光结构。基于上述设置所获得的凸起形状，使得光在所述凸起形成更全面的反射方向，从而扩大了LED芯片的发光角度；如此，在后续显屏组装时可简化背光设计，尤其适用于微型LED芯片(如Mini‑LED或Micro‑LED等)。
-
-
-
-
-
-
-
-
-
Search Results
379
records
(took 0.032 seconds)
