公开(公告)号：CN106057744A

公开(公告)日：2016-10-26

申请号：CN201610126312.6

申请日：2016-03-07

Applicant: 富士电机株式会社

Inventor： 福田恭平

IPC: H01L23/13 ,  H01L23/538

Abstract: 本发明提供一种半导体模块。根据本发明，缓和在载置半导体元件的层叠基板的电场强度。半导体模块具备：层叠基板，具有绝缘板、在绝缘板的第一面设置的电路板、以及在绝缘板的位于与第一面相反一侧的第二面设置的金属板；以及布线基板，与层叠基板相向设置并具有金属层，绝缘板被设置为比电路板的外周侧端部更向外周侧延伸，金属层具有与电路板的外周侧端部重叠的区域，并且，被设置为比电路板的外周侧端部更向外周侧延伸。

公开(公告)号：CN103155147A

公开(公告)日：2013-06-12

申请号：CN201280003264.1

申请日：2012-01-25

Applicant: 富士电机株式会社

Inventor： 福田恭平

IPC: H01L25/07 ,  H01L25/18 ,  H05K1/02 ,  H02M7/48

CPC classification number: H01L23/5227 ,  H01L24/01 ,  H01L25/072 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/13055 ,  H01L2924/30107 ,  H02M7/48 ,  H05K1/02 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 提供的是功率半导体装置的内部布线结构，其中具有相同电流方向的两个布线导体被设置为彼此相对且这些布线导体之间的互感可被减少且可增加热扩散效果。两个布线导体（4a,4b）被形成为具有从平板（1a,1b）的侧壁（2a,3a,2b,3b）开始以交替方式被设置在两个平板（1a,1b）中的每一个中的槽（7a,7b）。通过平行且彼此相对地设置两个布线导体（4a,4b），从而电流（I1,I2）以彼此相反的方向沿槽（7a,7b）流动，可减少互感。还有，由于被形成为具有槽（7a,7b）的布线导体（4a,4b）的平面的面积较大，可改进热扩散。

公开(公告)号：CN105103279B

公开(公告)日：2018-03-23

申请号：CN201480019763.9

申请日：2014-05-09

Applicant: 富士电机株式会社

Inventor： 木户和优 ,  齐藤隆 ,  福田恭平 ,  多田慎司 ,  百濑文彦 ,  西村芳孝

IPC: H01L21/52 ,  B23K1/00 ,  B23K35/26 ,  B23K101/40 ,  C22C13/02

CPC classification number: H01L24/29 ,  B23K1/00 ,  B23K1/0008 ,  B23K1/0016 ,  B23K1/008 ,  B23K1/012 ,  B23K1/19 ,  B23K1/203 ,  B23K35/0244 ,  B23K35/025 ,  B23K35/26 ,  B23K35/262 ,  B23K2101/42 ,  B23K2103/56 ,  C22C13/02 ,  H01L21/52 ,  H01L23/051 ,  H01L24/32 ,  H01L24/45 ,  H01L24/73 ,  H01L24/83 ,  H01L2224/29111 ,  H01L2224/2932 ,  H01L2224/32225 ,  H01L2224/32501 ,  H01L2224/45124 ,  H01L2224/73265 ,  H01L2224/83447 ,  H01L2224/83815 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/20107 ,  H01L2924/00 ,  H01L2924/01047 ,  H01L2924/01051 ,  H01L2924/01029 ,  H01L2924/01013 ,  H01L2924/01049 ,  H01L2924/01028 ,  H01L2924/01083 ,  H01L2924/01027 ,  H01L2924/01032 ,  H01L2924/01014 ,  H01L2924/01005 ,  H01L2924/01034 ,  H01L2924/01015 ,  H01L2924/0103 ,  H01L2924/01025 ,  H01L2924/01026 ,  H01L2924/01024 ,  H01L2924/01012 ,  H01L2924/01046 ,  H01L2924/01038 ,  H01L2924/01052 ,  H01L2924/013

Abstract: 焊料接合层具有分散于基质的微粒状的多个第二结晶部(22)在第一结晶部(21)之间的晶粒边界析出的结构。第一结晶部(21)是以预定比例包括锡和锑的多个Sn晶粒。第二结晶部(22)由以相对于Sn原子以预定比例包括Ag原子的第一部分、或者相对于Sn原子以预定比例包括Cu原子的第二部分构成，或者由该第一部分和第二部分构成。另外，焊料接合层也可以具有作为相对于Sn原子以预定比例包括Sb原子的晶粒的第三结晶部(23)。由此，能够以低融点进行焊料接合、具有实质上均匀的金属组织、形成可靠性高的焊料接合层。

公开(公告)号：CN105103279A

公开(公告)日：2015-11-25

申请号：CN201480019763.9

申请日：2014-05-09

Applicant: 富士电机株式会社

Inventor： 木户和优 ,  齐藤隆 ,  福田恭平 ,  多田慎司 ,  百濑文彦 ,  西村芳孝

IPC: H01L21/52 ,  B23K1/00 ,  B23K35/26 ,  B23K101/40 ,  C22C13/02

CPC classification number: H01L24/29 ,  B23K1/00 ,  B23K1/0008 ,  B23K1/0016 ,  B23K1/008 ,  B23K1/012 ,  B23K1/19 ,  B23K1/203 ,  B23K35/0244 ,  B23K35/025 ,  B23K35/26 ,  B23K35/262 ,  B23K2101/42 ,  B23K2103/56 ,  C22C13/02 ,  H01L21/52 ,  H01L23/051 ,  H01L24/32 ,  H01L24/45 ,  H01L24/73 ,  H01L24/83 ,  H01L2224/29111 ,  H01L2224/2932 ,  H01L2224/32225 ,  H01L2224/32501 ,  H01L2224/45124 ,  H01L2224/73265 ,  H01L2224/83447 ,  H01L2224/83815 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/20107 ,  H01L2924/00 ,  H01L2924/01047 ,  H01L2924/01051 ,  H01L2924/01029 ,  H01L2924/01013 ,  H01L2924/01049 ,  H01L2924/01028 ,  H01L2924/01083 ,  H01L2924/01027 ,  H01L2924/01032 ,  H01L2924/01014 ,  H01L2924/01005 ,  H01L2924/01034 ,  H01L2924/01015 ,  H01L2924/0103 ,  H01L2924/01025 ,  H01L2924/01026 ,  H01L2924/01024 ,  H01L2924/01012 ,  H01L2924/01046 ,  H01L2924/01038 ,  H01L2924/01052 ,  H01L2924/013

Abstract: 焊料接合层具有分散于基质的微粒状的多个第二结晶部(22)在第一结晶部(21)之间的晶粒边界析出的结构。第一结晶部(21)是以预定比例包括锡和锑的多个Sn晶粒。第二结晶部(22)由以相对于Sn原子以预定比例包括Ag原子的第一部分、或者相对于Sn原子以预定比例包括Cu原子的第二部分构成，或者由该第一部分和第二部分构成。另外，焊料接合层也可以具有作为相对于Sn原子以预定比例包括Sb原子的晶粒的第三结晶部(23)。由此，能够以低融点进行焊料接合、具有实质上均匀的金属组织、形成可靠性高的焊料接合层。

公开(公告)号：CN102280470B

公开(公告)日：2016-02-24

申请号：CN201110159141.4

申请日：2011-06-01

Applicant: 富士电机株式会社

Inventor： 福田恭平 ,  望月英司 ,  泽野光利 ,  须泽孝昭

IPC: H01L29/06 ,  H01L29/41 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/761 ,  H01L21/6836 ,  H01L21/76898 ,  H01L21/78 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/32 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0834 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/7395 ,  H01L2221/68327 ,  H01L2224/04026 ,  H01L2224/05008 ,  H01L2224/05012 ,  H01L2224/05124 ,  H01L2224/05548 ,  H01L2224/05562 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/26145 ,  H01L2224/29023 ,  H01L2224/29024 ,  H01L2224/291 ,  H01L2224/32227 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01327 ,  H01L2924/10156 ,  H01L2924/10158 ,  H01L2924/12042 ,  H01L2924/15747 ,  H01L2924/351 ,  H01L2924/3651 ,  H01L2924/3656 ,  H01L2924/014 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种能够防止半导体芯片的破裂和碎裂并提高器件特性的半导体器件和半导体器件制造方法。在半导体芯片的元件端部的侧面设置分离层。而且，在半导体芯片的元件端部，通过凹部形成帽檐部。集电层设置在半导体芯片的背面上，延伸到凹部的侧壁和底面，并与分离层连接。在集电层的整个表面上设置集电电极。凹部的侧壁上的集电电极成为，最外层电极膜的厚度为0.05μm或更小。设置在半导体芯片的背面上的集电电极经由焊料层接合于绝缘衬底上。将焊料层设置成覆盖设置在半导体芯片的背面的平坦部上的集电电极。

公开(公告)号：CN102456729A

公开(公告)日：2012-05-16

申请号：CN201110340430.4

申请日：2011-10-20

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  原田孝仁 ,  繁田文雄 ,  福田恭平

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/0661 ,  H01L21/76232 ,  H01L29/045 ,  H01L29/66333 ,  H01L29/7395

Abstract: 本发明的一个目的是提供半导体器件及其制造方法，其中可防止在半导体衬底上具有非贯穿V形槽的凹进部的半导体芯片的半导体性能归因于由焊接工序中的受热历程造成的凹进部的隅角部处的应力集中而降级。本发明的半导体器件包括：n型晶片1的正面上的呈平面晶格图案的p型扩散层31；背面侧上的呈平面晶格图案的V形槽21b，该平面晶格图案的间距与扩散层31的平面晶格图案的间距相同，该V形槽21b包括与背面平行并露出p型扩散层31的底面，以及从底面竖立的锥形侧面9d；由V形槽的锥形侧面9d包围的背面上的p型半导体层；以及形成在侧面9d上、并电连接正面上的p型扩散层31和背面上的p型半导体层的p型隔离层4b；其中V形槽21b具有V形槽的侧面隅角部与V形槽底面之间的交叉处附近的倒棱配置。

公开(公告)号：CN106057744B

公开(公告)日：2020-05-15

申请号：CN201610126312.6

申请日：2016-03-07

Applicant: 富士电机株式会社

Inventor： 福田恭平

IPC: H01L23/13 ,  H01L23/538

Abstract: 本发明提供一种半导体模块。根据本发明，缓和在载置半导体元件的层叠基板的电场强度。半导体模块具备：层叠基板，具有绝缘板、在绝缘板的第一面设置的电路板、以及在绝缘板的位于与第一面相反一侧的第二面设置的金属板；以及布线基板，与层叠基板相向设置并具有金属层，绝缘板被设置为比电路板的外周侧端部更向外周侧延伸，金属层具有与电路板的外周侧端部重叠的区域，并且，被设置为比电路板的外周侧端部更向外周侧延伸。

公开(公告)号：CN102456729B

公开(公告)日：2016-06-15

申请号：CN201110340430.4

申请日：2011-10-20

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  原田孝仁 ,  繁田文雄 ,  福田恭平

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/0661 ,  H01L21/76232 ,  H01L29/045 ,  H01L29/66333 ,  H01L29/7395

Abstract: 本发明的一个目的是提供半导体器件及其制造方法，其中可防止在半导体衬底上具有非贯穿V形槽的凹进部的半导体芯片的半导体性能归因于由焊接工序中的受热历程造成的凹进部的隅角部处的应力集中而降级。本发明的半导体器件包括：n型晶片1的正面上的呈平面晶格图案的p型扩散层31；背面侧上的呈平面晶格图案的V形槽21b，该平面晶格图案的间距与扩散层31的平面晶格图案的间距相同，该V形槽21b包括与背面平行并露出p型扩散层31的底面，以及从底面竖立的锥形侧面9d；由V形槽的锥形侧面9d包围的背面上的p型半导体层；以及形成在侧面9d上、并电连接正面上的p型扩散层31和背面上的p型半导体层的p型隔离层4b；其中V形槽21b具有V形槽的侧面隅角部与V形槽底面之间的交叉处附近的倒棱配置。

公开(公告)号：CN103155147B

公开(公告)日：2016-02-10

申请号：CN201280003264.1

申请日：2012-01-25

Applicant: 富士电机株式会社

Inventor： 福田恭平

IPC: H01L25/07 ,  H01L23/488

CPC classification number: H01L23/5227 ,  H01L24/01 ,  H01L25/072 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/13055 ,  H01L2924/30107 ,  H02M7/48 ,  H05K1/02 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 提供的是功率半导体装置的内部布线结构，其中具有相同电流方向的两个布线导体被设置为彼此相对且这些布线导体之间的互感可被减少且可增加热扩散效果。两个布线导体（4a,4b）被形成为具有从平板（1a,1b）的侧壁（2a,3a,2b,3b）开始以交替方式被设置在两个平板（1a,1b）中的每一个中的槽（7a,7b）。通过平行且彼此相对地设置两个布线导体（4a,4b），从而电流（I1,I2）以彼此相反的方向沿槽（7a,7b）流动，可减少互感。还有，由于被形成为具有槽（7a,7b）的布线导体（4a,4b）的平面的面积较大，可改进热扩散。

公开(公告)号：CN104040715B

公开(公告)日：2017-02-22

申请号：CN201280066705.2

申请日：2012-12-25

Applicant: 富士电机株式会社

Inventor： 堀尾真史 ,  福田恭平 ,  堀元人 ,  池田良成

IPC: H01L23/373 ,  H01L23/538 ,  H01L23/48 ,  H01L25/07

CPC classification number: H01L25/18 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/3735 ,  H01L23/4334 ,  H01L23/49811 ,  H01L23/49838 ,  H01L23/49844 ,  H01L23/5385 ,  H01L24/01 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/072 ,  H01L25/074 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48227 ,  H01L2224/4912 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: 本发明提供一种半导体器件。在带有导电图案的绝缘衬底(1)上配置有半导体芯片(9～12)，夹着半导体芯片(9～12)在带有导电图案的绝缘衬底(1)的上方配置有带有金属引脚的印刷电路板(13)，在带有导电图案的绝缘衬底(1)固定有多个外部引出端子(21、22、23)，多个外部引出端子(21、22)相邻平行配置。此外，在带有金属引脚的印刷电路板(13)的正面和背面彼此相对地形成的金属箔(15、16)配置在半导体芯片(9～12)的上方。