公开(公告)号：CN107017199A

公开(公告)日：2017-08-04

申请号：CN201611100627.X

申请日：2016-12-02

Applicant: 三星电子株式会社

Inventor： 安商燻 ,  白宗玟 ,  宋明根 ,  刘禹炅 ,  赵炳权 ,  金秉熙 ,  李来寅

IPC: H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76835

Abstract: 本公开提供制造半导体器件的方法。一种制造半导体器件的方法包括：在基板上的第一电介质层中形成凹槽，第一电介质层包括在凹槽之间的第一部分；在每个凹槽中形成第一阻挡层和互连层；使互连层和第一阻挡层凹陷；在凹陷的互连层上形成覆盖图案；通过第一蚀刻工艺蚀刻第一部分的至少一部分；通过第二蚀刻工艺继续蚀刻覆盖图案和第一部分的至少一部分以形成沟槽；在沟槽中以及在凹陷的互连层上共形地形成第二阻挡层；以及在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙形成在沟槽中。

公开(公告)号：CN106952892A

公开(公告)日：2017-07-14

申请号：CN201610934242.7

申请日：2016-10-25

Applicant: 三星电子株式会社

Inventor： 金洛焕 ,  金秉熙 ,  金镇南 ,  白宗玟 ,  李来寅 ,  郑恩志

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L23/5283 ,  H01L21/76847 ,  H01L21/76877 ,  H01L23/53209 ,  H01L23/53238 ,  H01L23/53261 ,  H01L23/53266 ,  H01L23/53228

Abstract: 本发明提供了一种半导体器件以及一种制造该半导体器件的方法。所述半导体器件包括层间绝缘膜、具有第一宽度的第一沟槽和具有第二宽度的第二沟槽，第二沟槽包括上部和下部，第二宽度大于第一宽度，第一导线基本上填充第一沟槽并包括第一金属，并且第二导线基本上填充第二沟槽并包括下导线和上导线，下导线基本上填充第二沟槽的下部并包括第一金属，并且上导线基本上填充第二沟槽的上部并包括与第一金属不同的第二金属。

公开(公告)号：CN103178098A

公开(公告)日：2013-06-26

申请号：CN201310054345.0

申请日：2009-04-23

Applicant: 三星电子株式会社

Inventor： 车泰昊 ,  郑圣熙 ,  崔吉铉 ,  金秉熙 ,  朴嬉淑 ,  白宗玟

IPC: H01L29/423 ,  H01L29/49 ,  H01L21/28

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/517

Abstract: 本发明公开一种栅结构及栅结构的形成方法。该栅结构包括在衬底上的绝缘层，在绝缘层上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。该栅结构可具有低的薄层电阻和期望的热稳定性。

公开(公告)号：CN107665855B

公开(公告)日：2023-11-14

申请号：CN201710610070.2

申请日：2017-07-25

Applicant: 三星电子株式会社

Inventor： 刘禹炅 ,  白宗玟 ,  张相信 ,  金秉熙 ,  V.阮 ,  李来寅 ,  李禹镇 ,  郑恩志 ,  韩奎熙

IPC: H01L21/764 ,  H01L21/768

Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括：在衬底上形成第一绝缘夹层；图案化第一绝缘夹层以形成多个第一开口；在被图案化的第一绝缘夹层中的第一开口内形成牺牲图案；图案化牺牲图案和被图案化的第一绝缘夹层以在牺牲图案和被图案化的第一绝缘夹层中形成多个第二开口；形成多个金属线，金属线在各自的第二开口中；去除牺牲图案的剩余部分中的至少一些以在金属线中的至少一些之间形成空隙；以及在金属线的顶表面、被图案化的第一绝缘夹层的顶表面、以及金属线的和被图案化的第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。

公开(公告)号：CN108074910A

公开(公告)日：2018-05-25

申请号：CN201711083442.7

申请日：2017-11-07

Applicant: 三星电子株式会社

Inventor： 张相信 ,  刘禹炅 ,  韩奎熙 ,  白宗玟 ,  V.H.阮 ,  金秉熙

IPC: H01L23/522 ,  H01L23/528

CPC classification number: H01L21/7682 ,  H01L21/76816 ,  H01L21/76826 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5329 ,  H01L23/53295 ,  H01L23/5222

Abstract: 一种半导体器件包括：在衬底的第一区域上的第一绝缘夹层和在衬底的第二区域上的第二绝缘夹层；多个第一布线结构，在第一绝缘夹层上，第一布线结构彼此间隔开；多个第二布线结构，分别填充第二绝缘夹层上的多个沟槽；绝缘覆盖结构，选择性地在第一布线结构之间的第一绝缘夹层的表面上以及在第一布线结构的每个的侧壁和上表面上，绝缘覆盖结构包括绝缘材料；第三绝缘夹层，在第一布线结构和第二布线结构上；以及空气间隙，在第一布线结构之间在第三绝缘夹层下面。

公开(公告)号：CN101567382B

公开(公告)日：2013-03-27

申请号：CN200910135403.6

申请日：2009-04-23

Applicant: 三星电子株式会社

Inventor： 车泰昊 ,  郑圣熙 ,  崔吉铉 ,  金秉熙 ,  朴嬉淑 ,  白宗玟

IPC: H01L29/423 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/517

Abstract: 本发明公开一种栅结构及栅结构的形成方法。该栅结构包括在衬底上的绝缘层，在绝缘层上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。该栅结构可具有低的薄层电阻和期望的热稳定性。

公开(公告)号：CN107887362B

公开(公告)日：2023-07-07

申请号：CN201710911772.4

申请日：2017-09-29

Applicant: 三星电子株式会社

Inventor： 韩奎熙 ,  白宗玟 ,  V.H.阮 ,  刘禹炅 ,  张相信 ,  金秉熙

IPC: H01L23/522 ,  H01L21/764 ,  H01L21/768

Abstract: 一种半导体器件包括：在衬底上的第一层间电介质膜；在第一层间电介质膜内在第一方向上分别延伸的第一布线和第二布线，第一布线和第二布线在不同于第一方向的第二方向上彼此相邻；在第一层间电介质膜上的硬掩模图案，硬掩模图案包括开口；以及在第一层间电介质膜内的气隙，气隙在第一方向上包括与开口垂直交叠的第一部分和不与开口交叠的第二部分。

公开(公告)号：CN107665855A

公开(公告)日：2018-02-06

申请号：CN201710610070.2

申请日：2017-07-25

Applicant: 三星电子株式会社

Inventor： 刘禹炅 ,  白宗玟 ,  张相信 ,  金秉熙 ,  V.阮 ,  李来寅 ,  李禹镇 ,  郑恩志 ,  韩奎熙

IPC: H01L21/764 ,  H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/76802 ,  H01L21/7682 ,  H01L21/76829 ,  H01L23/528 ,  H01L21/764

Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括：在衬底上形成第一绝缘夹层；图案化第一绝缘夹层以形成多个第一开口；在被图案化的第一绝缘夹层中的第一开口内形成牺牲图案；图案化牺牲图案和被图案化的第一绝缘夹层以在牺牲图案和被图案化的第一绝缘夹层中形成多个第二开口；形成多个金属线，金属线在各自的第二开口中；去除牺牲图案的剩余部分中的至少一些以在金属线中的至少一些之间形成空隙；以及在金属线的顶表面、被图案化的第一绝缘夹层的顶表面、以及金属线的和被图案化的第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。

公开(公告)号：CN107026148A

公开(公告)日：2017-08-08

申请号：CN201611165928.0

申请日：2016-12-16

Applicant: 三星电子株式会社

Inventor： V.阮 ,  T.奥斯津达 ,  白宗玟 ,  安商燻 ,  金秉熙 ,  刘禹炅 ,  李来寅

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 一种半导体器件可以包括：基板；第一中间绝缘层，在基板上并具有开口；导电图案，设置在开口中；第一至第四绝缘图案，堆叠在设置有导电图案的基板上；和第二中间绝缘层，设置在第四绝缘图案上。

公开(公告)号：CN101567382A

公开(公告)日：2009-10-28

申请号：CN200910135403.6

申请日：2009-04-23

Applicant: 三星电子株式会社

Inventor： 车泰昊 ,  郑圣熙 ,  崔吉铉 ,  金秉熙 ,  朴嬉淑 ,  白宗玟

IPC: H01L29/423 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/517

Abstract: 本发明公开一种栅结构及栅结构的形成方法。该栅结构包括在衬底上的绝缘层，在绝缘层上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。该栅结构可具有低的薄层电阻和期望的热稳定性。