-
公开(公告)号：CN118944660B
公开(公告)日：2025-04-15
申请号：CN202411099133.9
申请日：2024-08-12
Applicant: 重庆邮电大学
IPC: H03K19/0185 , H03K19/003 , H03K19/20
Abstract: 本发明涉及一种适用于高频GaN栅驱动芯片的电平移位电路，属于集成电路中电源管理技术领域。该电路通过在额外增加一条浮动电源轨VDDH到地的通路，去模拟电平移位电路中浮动电源轨电压突变时，带来的噪声的影响的基础上，采用四个PMOS管隔断噪声，两个NMOS管泄放电荷，既保证了非常好的抗噪能力，又增加了电路的稳定性。因此本发明电平移位电路可用于更高频率的GaN栅驱动芯片上，保证芯片的稳定工作。
-
公开(公告)号：CN119381343A
公开(公告)日：2025-01-28
申请号：CN202411501943.2
申请日：2024-10-25
Applicant: 重庆邮电大学
IPC: H01L21/768 , H01L21/67 , B82Y30/00
Abstract: 本发明属于电力电子器件封装领域，涉及一种纳米金属无压烧结互连工艺，通过钢网印刷、氮气干燥、贴片机预连接及无压烧结等步骤，实现纳米金属焊膏与覆铜陶瓷基板及芯片的可靠连接；本发明省去了加压烧结设备，显著降低了成本，同时提高了生产效率；无压烧结工艺确保了纳米金属焊膏的充分烧结，形成了稳定的连接结构；该工艺满足了电力电子器件封装领域对高温封装技术的需求，为宽带隙半导体器件的广泛应用提供了有力支持。
-
-
公开(公告)号：CN119300397A
公开(公告)日：2025-01-10
申请号：CN202411437325.6
申请日：2024-10-15
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有周期PN结叠层栅结构的抗单粒子加固P‑GaN晶体管，属于半导体器件技术领域。该晶体管包括：衬底；形成于衬底表面的缓冲层；形成于缓冲层表面的势垒层；形成于势垒层表面的源极；形成于势垒层表面的漏极；形成于势垒层表面且位于源极和漏极之间的P‑GaN层；形成于P‑GaN层表面的周期性PN结叠层栅结构；形成于周期性PN结叠层栅结构表面的栅极；以及形成于势垒层、源极和漏极表面的钝化层。本发明通过P‑GaN层和栅极之间的PN结所形成的内建电场，实现了对由重离子从栅极入射产生的大量电子的有效束缚，降低了器件内部的瞬时电流，从而显著提升了器件的单粒子烧毁电压，增强了器件的可靠性和性能。
-
公开(公告)号：CN116364823B
公开(公告)日：2024-12-17
申请号：CN202310380548.2
申请日：2023-04-11
Applicant: 重庆邮电大学
Abstract: 本发明涉及GaN基光电器件领域，具体公开了一种GaN基纳米多孔结构Micro‑LED器件，包括n‑GaN层、量子阱InGaN层、p‑GaN层、Si衬底、纳米多孔GaN和偶极子源；所述p‑GaN层、量子阱InGaN层、n‑GaN层和纳米多孔GaN由下到上依次设置在Si衬底上；所述偶极子源设置在量子阱InGaN层内；所述纳米多孔GaN含有周期性纳米多孔结构阵列。本发明的器件工作在TE模的偶极子源下，由于GaN纳米多孔结构阵列，可打破界面全反射，促进光子从逃逸锥中辐射出来，更易激发载流子的自发辐射效应，达到提高Purcell因子和光提取效率的目的。
-
Patent Agency Ranking
公开(公告)号：CN118969824A
公开(公告)日：2024-11-15
申请号：CN202411099134.3
申请日：2024-08-12
Applicant: 重庆邮电大学
IPC: H01L29/45 , H01L29/47 , H01L29/423 , H01L29/778
Abstract: 本发明涉及一种抑制阈值电压漂移的p‑GaN HEMT器件，属于半导体技术领域。本发明器件栅极采用肖特基/欧姆混合接触，对位于势垒层上方的p‑GaN层进行凹槽刻蚀，刻蚀出两个凹槽，凹槽使用氮化物进行填充，使得p‑GaN层整体形状为“ш”形，从而分离出三个栅极。其中两边的靠近源漏的栅极采用肖特基接触，形成肖特基势垒，中间的栅极采用欧姆接触，形成高阻区。当器件承受漏极高压偏置应力时，p‑GaN层会产生电荷积累现象，积累的电荷可以通过中间的欧姆栅极高阻区释放出去，减轻电荷积累效应，达到抑制阈值电压漂移的目的，而因为两边栅极肖特基势垒的存在可以在保证抑制阈值电压漂移的同时，保证整体栅控能力。
-
公开(公告)号：CN118263321A
公开(公告)日：2024-06-28
申请号：CN202410349899.1
申请日：2024-03-26
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L21/336 , H01L29/16
Abstract: 本发明涉及一种集成沟道二极管和肖特基二极管结构的SiC‑MOSFET器件及制备方法，属于半导体器件技术领域。该器件集成的沟道二极管由虚拟栅、N‑区、N‑drift区、N+衬底区以及栅氧化层组成，其中N‑区作为漏极，N+衬底区作为源极，虚拟栅作为栅极，形成沟道二极管。通过在低掺杂的N‑区上淀积金属形成肖特基结，并且可以通过改变肖特基结长度来改变虚拟栅的作用。该器件在反向恢复时，体二极管被沟道二极管与肖特基二极管抑制，大幅降低了寄生PN结二极管空穴的注入，消除SiC‑MOSFET的双极退化效应，同时虚拟栅的引入可以有效减少电极间电容耦合，使反馈电容和栅极电荷大大降低。
-
公开(公告)号：CN118016728A
公开(公告)日：2024-05-10
申请号：CN202410157818.8
申请日：2024-02-04
Applicant: 重庆邮电大学
IPC: H01L29/872 , H01L29/868 , H01L21/329
Abstract: 本发明涉及一种氧化镓基混合PIN‑肖特基二极管及其制备方法，属于半导体器件技术领域。该二极管器件包括：作为该二极管器件衬底的N‑buffer区；形成于N‑buffer区下表面的金属阴极区；形成于N‑buffer上表面的N‑drift区；形成于N‑drift区上表面的P+接触区；形成于P+接触区中的第二阳极区，其中第二阳极区作为该二极管器件的肖特基接触阳极；以及形成于P+接触区和第二阳极区上表面的第一阳极区，其中第一阳极区作为该二极管器件的欧姆接触阳极。本发明采用氧化工艺制备P型NiO层，相比于现有技术，本发明能够避免造成器件导通电阻变大，并使器件具有低导通电阻、低泄漏电流以及高阻断电压的特性。
-
公开(公告)号：CN117830338A
公开(公告)日：2024-04-05
申请号：CN202410030007.1
申请日：2024-01-09
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种红外小目标检测算法的FPGA实现方法，属于图像处理技术领域。本发明根据FPGA硬件计算特性，将RDLCM算法部署到FPGA硬件平台上；将RDLCM算法中的图像分块操作转换为FPGA中的移位寄存器进行两级行缓存来实现；将软件上进行的浮点数运算在FPGA中进行定点化；算法中涉及到的排序操作在FPGA使用分块流水化的并行全排序算法来完成，充分利用FPGA的并行处理优势；归一化操作时，使用FPGA片上BRAM对数据进行缓存，充分利用FPGA丰富的片上存储资源。最终得到了实时的红外图像目标检测系统，能够实时的对红外图像中的小目标进行增强，并抑制复杂背景，最终输出显示分割目标与背景的二值图。
-
公开(公告)号：CN113611738B
公开(公告)日：2023-08-29
申请号：CN202110914932.7
申请日：2021-08-10
Applicant: 重庆邮电大学
IPC: H01L29/20 , H01L29/06 , H01L29/739
Abstract: 本发明涉及一种异质结注入的沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ、发射极金属接触区Ⅱ和Al组分渐变区。本发明基于N+型GaN衬底材料上，采用从上至下为P/N/P/N的沟槽型IGBT垂直器件结构，通过较低掺杂的P+AlGaN集电极层就可以实现P+AlGaN/GaN较高的空穴注入比，同时，还在P+AlGaN/GaN异质结界面处引入x渐变的AlxGa1‑xN渐变层，以减少器件导通压降，提高器件输出电流。
-
-
-
-
-
-
-
-
-
Search Results
103
records
(took 0.023 seconds)
