-
公开(公告)号：CN112420846B
公开(公告)日：2023-03-14
申请号：CN202011417175.4
申请日：2020-12-04
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有表面和体内双沟道的横向超结薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统表面栅薄层SOI‑LDMOS器件上，在埋氧层处额外引入体内栅极并在漂移区引入P型埋层，优点：(1)在正向导通时，该器件的表面与体内同时形成两个导电沟道，使电子的注入能力有很大的提升，从而降低器件的比导通电阻。引入的P型埋层提高了漂移区N型层的浓度进而优化器件的正向导通性能，最终降低器件的比导通电阻。(2)在击穿时，P型埋层优化漂移区的电场强度分布，P型埋层与N型层相互耗尽从而使漂移区发生电荷补偿效应。(3)在埋氧层引入体内栅极，提高了器件的跨导gm，从而使栅极电压对电流的控制能力增强。
-
公开(公告)号：CN112466955B
公开(公告)日：2022-10-11
申请号：CN202011407861.3
申请日：2020-12-04
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/10 , H01L29/423
Abstract: 本发明涉及一种具有体内导电沟道的薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统薄层SOI‑LDMOS器件的基础上，将表面栅极转移到埋氧层中形成体内栅极，在P‑body下表面形成体内导电沟道。同时，在器件的漂移区刻蚀并填充二氧化硅，该器件具有以下优点：在正向导通时，体内栅电压对电流的控制能力有很大的提高，器件的跨导gmMAX相比与传统器件、传统超结器件分别提高了298.7％、87.1％，进一步在漂移区刻蚀并填充二氧化硅能提高漂移区的掺杂浓度进而减小器件的比导通电阻，最终提高器件的Baliga优值FOM。
-
公开(公告)号：CN113540224A
公开(公告)日：2021-10-22
申请号：CN202110812047.8
申请日：2021-07-19
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/20 , H01L29/06
Abstract: 本发明涉及一种N衬底沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ和发射极金属接触区Ⅱ。本发明基于N+型GaN衬底材料上，从上至下采用P/N/P/N的沟槽型IGBT垂直器件结构，综合提升导通电阻、关断时间等器件电学特性。
-
公开(公告)号：CN112242449A
公开(公告)日：2021-01-19
申请号：CN202011120170.5
申请日：2020-10-19
Applicant: 重庆邮电大学
IPC: H01L29/861 , H01L29/868 , H01L29/06
Abstract: 本发明涉及一种基于SiC衬底沟槽型MPS二极管元胞结构，属于半导体技术领域。该器件在传统MPS器件的基础上，引入沟槽SiO2介质区和P型保护环，具有优点：(1)在正向导通单极性导电模式下，沟槽SiO2介质区和P型保护环对电子具有阻挡作用，阻碍电子直接流向肖特基接触区，使得电子在P+发射区下方不断地积累，P+N‑结达到开启电压后向N‑低浓度外延层注入空穴，器件进入双极性导电模式从而有效抑制电压回跳现象，最终消除snapback效应。(2)在反向击穿时，沟槽SiO2介质区和P型保护环屏蔽肖特基结的表面电场，将表面最大电场引入体内，使器件在体内发生击穿，从而减小器件的反向漏电流。
-
公开(公告)号：CN111180528A
公开(公告)日：2020-05-19
申请号：CN202010092906.6
申请日：2020-02-14
Applicant: 重庆邮电大学
IPC: H01L29/872 , H01L29/40
Abstract: 本发明涉及一种SiC肖特基二极管三阶斜台面结终端结构，属于半导体功率器件技术领域。该三阶斜台面结终端结构包括阳极金属Ni接触区、三阶斜台面金属Ni场板、氮化层Si3N4、氧化层SiO2、N-低浓度外延层、N+高浓度衬底、阴极金属Ni接触区。该结终端结构特点在于：阳极金属Ni接触区1和三阶斜台面金属Ni场板短接在一起，分别作为元胞区阳极和结终端金属场板。氧化层SiO2夹在氮化层Si3N4中间，形成三明治结构。本发明在保证器件的正向导通性能不改变的前提下，通过利用三阶斜台面场板结终端区结构，能够有效地提高器件的反向击穿电压。
-
Patent Agency Ranking
公开(公告)号：CN114937666B
公开(公告)日：2025-03-25
申请号：CN202210517761.9
申请日：2022-05-12
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成双自偏置MOS低关断损耗的RC‑LIGBT器件，属于半导体技术领域。本发明的LIGBT器件，具有以下结构及性能特征：(1)反向导通MOS与低关断损耗MOS均包含N‑base﹑P‑base和N+集电极，金属栅极通过多晶硅层分别与N‑base和N+集电极短接，无需额外栅信号控制。(2)正向导通时，无负阻效应；反向导通时，当VGS,RC>VTH,反向导通MOS自动开启，器件实现反向导通；在关断时刻，器件满足VGS,FC>VTH，低关断损耗MOS开启，电子可以通过低关断损耗MOS抽取，减小了关断时间，降低了关断损耗。
-
公开(公告)号：CN113611738B
公开(公告)日：2023-08-29
申请号：CN202110914932.7
申请日：2021-08-10
Applicant: 重庆邮电大学
IPC: H01L29/20 , H01L29/06 , H01L29/739
Abstract: 本发明涉及一种异质结注入的沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ、发射极金属接触区Ⅱ和Al组分渐变区。本发明基于N+型GaN衬底材料上，采用从上至下为P/N/P/N的沟槽型IGBT垂直器件结构，通过较低掺杂的P+AlGaN集电极层就可以实现P+AlGaN/GaN较高的空穴注入比，同时，还在P+AlGaN/GaN异质结界面处引入x渐变的AlxGa1‑xN渐变层，以减少器件导通压降，提高器件输出电流。
-
公开(公告)号：CN113540224B
公开(公告)日：2023-03-24
申请号：CN202110812047.8
申请日：2021-07-19
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/20 , H01L29/06
Abstract: 本发明涉及一种N衬底沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ和发射极金属接触区Ⅱ。本发明基于N+型GaN衬底材料上，从上至下采用P/N/P/N的沟槽型IGBT垂直器件结构，综合提升导通电阻、关断时间等器件电学特性。
-
公开(公告)号：CN113270492A
公开(公告)日：2021-08-17
申请号：CN202110522444.1
申请日：2021-05-13
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种沟槽型GaN绝缘栅双极型晶体管，属于半导体功率器件技术领域。该晶体管结构特点：发射极金属接触区、N+集电极、绝缘介质层、栅极金属接触区、P+集电极、P‑沟道区、N‑漂移区、P+衬底和集电极金属接触区。本发明的沟槽型GaN IGBT在保证正向导通特性不变的前提下，充分发挥宽禁带半导体GaN材料在耐压方面的优势。器件的击穿电压达到850V，相比于同尺寸MOS管，提高了13.33％，器件的关断速度可达23ns。
-
公开(公告)号：CN113782592B
公开(公告)日：2023-08-29
申请号：CN202111061265.9
申请日：2021-09-10
Applicant: 重庆邮电大学
IPC: H01L29/06 , H01L29/739
Abstract: 本发明涉及一种衬底集成反并联续流二极管的RC‑LIGBT器件，属于功率半导体技术领域。该器件包括由P+发射极、N+电子发射极、P‑body、N型漂移区、缓冲层和P型集电极形成的IGBT导电区域；由P+发射极、P型衬底和N型集电极形成的PIN续流二极管导电区域。正向导通时，IGBT导电区域工作，无负阻效应且导通压降低；反向导通时，PIN续流二极管导电区域工作，提供空穴电流路径实现二极管的集成。本发明消除了传统RC‑LIGBT的负阻Snapback效应，同时能够大大降低关断损耗。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.02 seconds)
