-
公开(公告)号：CN113488525A
公开(公告)日：2021-10-08
申请号：CN202110745217.5
申请日：2021-07-01
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有电荷积累效应的超结EA‑SJ‑FINFET器件，属于半导体技术领域。该器件由控制区和LDMOS导电区组成，控制区由源栅隔离氧化层、控制区的P‑body、控制区的P型外包区、控制区的漏极N‑buffer区、漏极P+区组成，LDMOS导电区由源极金属Al、源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明器件在传统FINFET器件的结构上，通过使用电荷积累效应和超结技术，提高了器件的击穿电压和跨导最大值，大幅降低了器件的比导通电阻，最终提高了器件的Baliga优值FOM，并打破了硅极限。
-
公开(公告)号：CN113611738B
公开(公告)日：2023-08-29
申请号：CN202110914932.7
申请日：2021-08-10
Applicant: 重庆邮电大学
IPC: H01L29/20 , H01L29/06 , H01L29/739
Abstract: 本发明涉及一种异质结注入的沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ、发射极金属接触区Ⅱ和Al组分渐变区。本发明基于N+型GaN衬底材料上，采用从上至下为P/N/P/N的沟槽型IGBT垂直器件结构，通过较低掺杂的P+AlGaN集电极层就可以实现P+AlGaN/GaN较高的空穴注入比，同时，还在P+AlGaN/GaN异质结界面处引入x渐变的AlxGa1‑xN渐变层，以减少器件导通压降，提高器件输出电流。
-
公开(公告)号：CN113540224B
公开(公告)日：2023-03-24
申请号：CN202110812047.8
申请日：2021-07-19
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/20 , H01L29/06
Abstract: 本发明涉及一种N衬底沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ和发射极金属接触区Ⅱ。本发明基于N+型GaN衬底材料上，从上至下采用P/N/P/N的沟槽型IGBT垂直器件结构，综合提升导通电阻、关断时间等器件电学特性。
-
公开(公告)号：CN113270492A
公开(公告)日：2021-08-17
申请号：CN202110522444.1
申请日：2021-05-13
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种沟槽型GaN绝缘栅双极型晶体管，属于半导体功率器件技术领域。该晶体管结构特点：发射极金属接触区、N+集电极、绝缘介质层、栅极金属接触区、P+集电极、P‑沟道区、N‑漂移区、P+衬底和集电极金属接触区。本发明的沟槽型GaN IGBT在保证正向导通特性不变的前提下，充分发挥宽禁带半导体GaN材料在耐压方面的优势。器件的击穿电压达到850V，相比于同尺寸MOS管，提高了13.33％，器件的关断速度可达23ns。
-
公开(公告)号：CN113140636B
公开(公告)日：2023-02-28
申请号：CN202110425869.0
申请日：2021-04-20
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种沟槽门型叠栅SiC MOSFET器件，属于半导体技术领域。该门型叠栅MOSFET在栅极多晶硅处引入了PN结，其栅极结构为N型多晶硅、门型P型多晶硅、门型栅极接触金属层层叠加。该沟槽门型叠栅结构的改造减少了栅极与漏极源极的电容耦合面积与距离，从而减少栅电荷和开关损耗，器件开关性能得到了明显改善。改良后的器件与传统沟槽型SiC MOSFET相比，栅漏电荷下降了68％。
-
Patent Agency Ranking
公开(公告)号：CN113140636A
公开(公告)日：2021-07-20
申请号：CN202110425869.0
申请日：2021-04-20
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种沟槽门型叠栅SiC MOSFET器件，属于半导体技术领域。该门型叠栅MOSFET在栅极多晶硅处引入了PN结，其栅极结构为N型多晶硅、门型P型多晶硅、门型栅极接触金属层层叠加。该沟槽门型叠栅结构的改造减少了栅极与漏极源极的电容耦合面积与距离，从而减少栅电荷和开关损耗，器件开关性能得到了明显改善。改良后的器件与传统沟槽型SiC MOSFET相比，栅漏电荷下降了68％。
-
公开(公告)号：CN112466955A
公开(公告)日：2021-03-09
申请号：CN202011407861.3
申请日：2020-12-04
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/10 , H01L29/423
Abstract: 本发明涉及一种具有体内导电沟道的薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统薄层SOI‑LDMOS器件的基础上，将表面栅极转移到埋氧层中形成体内栅极，在P‑body下表面形成体内导电沟道。同时，在器件的漂移区刻蚀并填充二氧化硅，该器件具有以下优点：在正向导通时，体内栅电压对电流的控制能力有很大的提高，器件的跨导gmMAX相比与传统器件、传统超结器件分别提高了298.7％、87.1％，进一步在漂移区刻蚀并填充二氧化硅能提高漂移区的掺杂浓度进而减小器件的比导通电阻，最终提高器件的Baliga优值FOM。
-
公开(公告)号：CN114927569B
公开(公告)日：2024-06-18
申请号：CN202210553866.X
申请日：2022-05-20
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种具有双沟槽的4H‑SiC横向绝缘栅双极型晶体管器件，属于功率半导体器件技术领域。该器件包括沟槽氧化层、N‑drift区、轻掺杂P‑epi层、重掺杂P+epi层、N型4H‑SiC衬底、P‑base区、N+注入区、P+注入区Ⅰ、P+注入区Ⅱ、N‑buffer区、金属衬底电极、金属集电极、金属发射极、栅极氧化层和多晶硅沟槽栅。本发明基于高可靠性的N型4H‑SiC衬底，深入漂移区的氧化层沟槽在器件正向阻断时辅助耗尽漂移区、同时减小了发射极和集电极之间的寄生电容；延伸到P‑epi层的沟槽栅结构提高了器件的栅氧可靠性，并且与其他器件隔离，简化了制造工艺。
-
公开(公告)号：CN112420846B
公开(公告)日：2023-03-14
申请号：CN202011417175.4
申请日：2020-12-04
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有表面和体内双沟道的横向超结薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统表面栅薄层SOI‑LDMOS器件上，在埋氧层处额外引入体内栅极并在漂移区引入P型埋层，优点：(1)在正向导通时，该器件的表面与体内同时形成两个导电沟道，使电子的注入能力有很大的提升，从而降低器件的比导通电阻。引入的P型埋层提高了漂移区N型层的浓度进而优化器件的正向导通性能，最终降低器件的比导通电阻。(2)在击穿时，P型埋层优化漂移区的电场强度分布，P型埋层与N型层相互耗尽从而使漂移区发生电荷补偿效应。(3)在埋氧层引入体内栅极，提高了器件的跨导gm，从而使栅极电压对电流的控制能力增强。
-
公开(公告)号：CN112466955B
公开(公告)日：2022-10-11
申请号：CN202011407861.3
申请日：2020-12-04
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/10 , H01L29/423
Abstract: 本发明涉及一种具有体内导电沟道的薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统薄层SOI‑LDMOS器件的基础上，将表面栅极转移到埋氧层中形成体内栅极，在P‑body下表面形成体内导电沟道。同时，在器件的漂移区刻蚀并填充二氧化硅，该器件具有以下优点：在正向导通时，体内栅电压对电流的控制能力有很大的提高，器件的跨导gmMAX相比与传统器件、传统超结器件分别提高了298.7％、87.1％，进一步在漂移区刻蚀并填充二氧化硅能提高漂移区的掺杂浓度进而减小器件的比导通电阻，最终提高器件的Baliga优值FOM。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.022 seconds)
