-
公开(公告)号：CN114464615A
公开(公告)日：2022-05-10
申请号：CN202210032624.6
申请日：2022-01-12
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成自偏置pMOS低关断损耗的SJ‑LIGBT器件，属于半导体技术领域。本发明：(1)自偏置pMOS包含P+漏极﹑N型区﹑P+源极﹑金属栅极与槽栅短接，无需额外栅信号控制。pMOS源极与LIGBT漂移区短接。(3)正向导通时，pMOS的栅源电压VGS,P随集电极电压变化，当VGS,P>VTH,自偏置pMOS自动关断，当VGS,P
-
公开(公告)号：CN115621303B
公开(公告)日：2025-04-15
申请号：CN202211392381.3
申请日：2022-11-08
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成辅助耗尽栅的低功耗RC‑IGBT器件，属于半导体技术领域。该器件集成的辅助耗尽栅由栅极氧化层、多晶硅栅极组成，其特点在于辅助耗尽栅与主栅短接在一起，对其施加电压可以耗尽漂移区P柱形成自适应的电阻。本发明的突出优势主要有两点。第一，正向导通功耗降相比于传统SJ‑IGBT器件低了21％。第二，关断损耗相比传统RC‑IGBT器件降低了53％，大幅改善了器件的关断损耗与通态压降之间的折中关系。
-
公开(公告)号：CN117423738A
公开(公告)日：2024-01-19
申请号：CN202311391517.3
申请日：2023-10-25
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06 , H01L27/07
Abstract: 本发明涉及一种集成MPS快恢复二极管的RC‑IGBT器件，属于半导体技术领域。该器件包括阴极P+区、阴极P‑well区、阴极N+区、漂移区、阳极N‑buffer区、阳极P+区、阳极N+区、阳极P‑well区、阴极MOS氧化层、阴极MOS多晶硅栅极、阴极MPS快恢复二极管和阳极MOS氧化层。其中阴极P+区、阴极P‑well区、阴极N+区、漂移区、阴极MOS氧化层和阴极MOS多晶硅栅极构成阴极MOS区，用于控制该器件的开启与关断；阳极N+区、阳极P‑well区和阳极MOS氧化层构成阳极MOS区，为该器件提供反向导通能力。本发明通过集成MPS快恢复二极管大大提高了器件的反向恢复性能。
-
公开(公告)号：CN116344605A
公开(公告)日：2023-06-27
申请号：CN202310562730.X
申请日：2023-05-18
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。
-
公开(公告)号：CN116344605B
公开(公告)日：2025-04-18
申请号：CN202310562730.X
申请日：2023-05-18
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。
-
Patent Agency Ranking
公开(公告)号：CN115621303A
公开(公告)日：2023-01-17
申请号：CN202211392381.3
申请日：2022-11-08
Applicant: 重庆邮电大学
IPC: H01L29/06 , H01L29/423 , H01L29/739
Abstract: 本发明涉及一种集成辅助耗尽栅的低功耗RC‑IGBT器件，属于半导体技术领域。该器件集成的辅助耗尽栅由栅极氧化层、多晶硅栅极组成，其特点在于辅助耗尽栅与主栅短接在一起，对其施加电压可以耗尽漂移区P柱形成自适应的电阻。本发明的突出优势主要有两点。第一，正向导通功耗降相比于传统SJ‑IGBT器件低了21％。第二，关断损耗相比传统RC‑IGBT器件降低了53％，大幅改善了器件的关断损耗与通态压降之间的折中关系。
-
公开(公告)号：CN115036372A
公开(公告)日：2022-09-09
申请号：CN202210506289.9
申请日：2022-05-10
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/49 , H01L29/423 , H01L29/10 , B82Y30/00
Abstract: 本发明涉及一种具有三重多晶硅栅联合圆柱形JLT器件，属于半导体技术领域。该器件包括源极电极、漏极电极、体硅N+区、多晶硅栅电极层、二氧化硅隔离层和二氧化铪隔离层；多晶硅栅电极层包括靠近源极电极一侧的栅极P+多晶硅控制区、位于体硅N+区中央的栅极P+多晶硅第一屏蔽区和靠近漏极电极一侧的栅极P+多晶硅第二屏蔽区，对体硅N+区进行全包围。本发明在传统JLT器件的结构上，通过使用三重多晶硅联合栅技术，在器件尺寸较小的纳米尺度上，能够大幅降低器件的漏致势垒降低效应、栅漏电流和亚阈值摆幅，增加了抗沟道长度降低的中心势变化能力，最终改善了器件的短沟道效应。
-
公开(公告)号：CN115036307A
公开(公告)日：2022-09-09
申请号：CN202210506312.4
申请日：2022-05-10
Applicant: 重庆邮电大学
IPC: H01L27/07 , H01L29/739
Abstract: 本发明涉及一种集成四种MOSFET的RC‑LIGBT器件，属于半导体技术领域。该器件包括阴极P+区、阴极N+区、阴极P‑well区、漂移区、埋氧层、衬底、阳极P+区、阳极P‑well区、阳极N‑buffer区、普通MOS金属栅极、普通MOS栅极氧化层、阳极N+区、阳极浮空N+区、沟道MOS金属栅极、阳极辅助MOS金属栅极、阳极浮空MOS金属栅极、沟道MOS栅极氧化层、阳极辅助MOS栅极氧化层和阳极浮空MOS栅极氧化层。本发明改善了器件的反向恢复性能和反向导通性能。
-
公开(公告)号：CN114937666A
公开(公告)日：2022-08-23
申请号：CN202210517761.9
申请日：2022-05-12
Applicant: 重庆邮电大学
IPC: H01L27/07 , H01L29/423
Abstract: 本发明涉及一种集成双自偏置MOS低关断损耗的RC‑LIGBT器件，属于半导体技术领域。本发明的LIGBT器件，具有以下结构及性能特征：(1)反向导通MOS与低关断损耗MOS均包含N‑base﹑P‑base和N+集电极，金属栅极通过多晶硅层分别与N‑base和N+集电极短接，无需额外栅信号控制。(2)正向导通时，无负阻效应；反向导通时，当VGS,RC>VTH,反向导通MOS自动开启，器件实现反向导通；在关断时刻，器件满足VGS,FC>VTH，低关断损耗MOS开启，电子可以通过低关断损耗MOS抽取，减小了关断时间，降低了关断损耗。
-
公开(公告)号：CN114937666B
公开(公告)日：2025-03-25
申请号：CN202210517761.9
申请日：2022-05-12
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成双自偏置MOS低关断损耗的RC‑LIGBT器件，属于半导体技术领域。本发明的LIGBT器件，具有以下结构及性能特征：(1)反向导通MOS与低关断损耗MOS均包含N‑base﹑P‑base和N+集电极，金属栅极通过多晶硅层分别与N‑base和N+集电极短接，无需额外栅信号控制。(2)正向导通时，无负阻效应；反向导通时，当VGS,RC>VTH,反向导通MOS自动开启，器件实现反向导通；在关断时刻，器件满足VGS,FC>VTH，低关断损耗MOS开启，电子可以通过低关断损耗MOS抽取，减小了关断时间，降低了关断损耗。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
