公开(公告)号：CN115036372A

公开(公告)日：2022-09-09

申请号：CN202210506289.9

申请日：2022-05-10

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  周铸 ,  魏子凯 ,  沈文良

IPC: H01L29/78 ,  H01L29/49 ,  H01L29/423 ,  H01L29/10 ,  B82Y30/00

Abstract: 本发明涉及一种具有三重多晶硅栅联合圆柱形JLT器件，属于半导体技术领域。该器件包括源极电极、漏极电极、体硅N+区、多晶硅栅电极层、二氧化硅隔离层和二氧化铪隔离层；多晶硅栅电极层包括靠近源极电极一侧的栅极P+多晶硅控制区、位于体硅N+区中央的栅极P+多晶硅第一屏蔽区和靠近漏极电极一侧的栅极P+多晶硅第二屏蔽区，对体硅N+区进行全包围。本发明在传统JLT器件的结构上，通过使用三重多晶硅联合栅技术，在器件尺寸较小的纳米尺度上，能够大幅降低器件的漏致势垒降低效应、栅漏电流和亚阈值摆幅，增加了抗沟道长度降低的中心势变化能力，最终改善了器件的短沟道效应。

公开(公告)号：CN117423737A

公开(公告)日：2024-01-19

申请号：CN202311391513.5

申请日：2023-10-25

Applicant: 重庆邮电大学

Inventor： 刘挺 ,  沈文良 ,  李程 ,  陈伟中 ,  杨虹

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423 ,  H01L27/07

Abstract: 本发明涉及一种集成自偏置NMOS快速关断的RC‑LIGBT器件，属于半导体器件领域。该器件主要包括沟槽栅区域、自偏置NMOS区域、P型埋层区域和LIGBT区域。其中沟槽栅区域包括栅极和栅二氧化硅层；P型埋层区域分布在LIGNT区域中；自偏置NMOS区域包括N+发射极、P‑body、N型漂移区和NMOS栅氧化层。本发明通过集成自偏置的NMOS和P型埋层，采用沟槽栅技术以及SiO2隔离层把集电极的P+和N+隔开，增加了两者之间的等效电阻，抑制了RC‑LIGBT的Snapback效应，能够降低器件的反向导通电压、减小关断时间和关断损耗并增强器件的耐压能力。

公开(公告)号：CN117038718A

公开(公告)日：2023-11-10

申请号：CN202310690008.4

申请日：2023-06-12

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  李程 ,  沈文良

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有三栅结构的复合型RC‑LIGBT器件，属于半导体功率器件领域。该器件包括LDMOS区以及位于其两侧的LIGBT区，两者通过SiO2隔离。该器件在正向导通时，利用LIGBT的体内槽栅对LDMOS进行侧壁感应形成侧壁沟道导电，同时体内槽栅形成槽栅沟道导电，此时LIGBT与LDMOS同时正向导电；在正向导通时三种模式的转换过程中器件处于平稳过度状态，无电流突变情况；在反向导通时，该器件LDMOS区寄生PIN二极管实现反向导通能力，且平面沟道栅注入电子优化漂移区中载流子分布。本发明完全消除了snapback现象，具有反向导通能力，改善了器件的关断损耗与导通电压之间的折中关系。

公开(公告)号：CN116344605B

公开(公告)日：2025-04-18

申请号：CN202310562730.X

申请日：2023-05-18

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  魏子凯 ,  李程 ,  沈文良 ,  张红升

IPC: H10D12/00 ,  H10D62/10

Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。

公开(公告)号：CN117423739A

公开(公告)日：2024-01-19

申请号：CN202311397316.4

申请日：2023-10-25

Applicant: 重庆邮电大学

Inventor： 刘挺 ,  李程 ,  沈文良 ,  陈伟中 ,  杨虹

IPC: H01L29/739 ,  H01L29/06 ,  H01L27/07

Abstract: 本发明涉及一种具有载流子存储层结构快速关断的分裂栅LIGBT器件，属于半导体功率器件领域。该LIGBT器件通过增加载流子存储结构使得大量空穴在阴极侧区域积累，从而降低器件的正向导通压降并降低器件的关断损耗，同时通过在器件中增加P型埋层以优化器件的体内电场分布，有效提升了器件的耐压特性。此外，器件中的dummy‑gate与阴极侧凸形P+、P型埋层形成PMOS结构，在关断时快速抽取体内空穴，进一步减少了器件在关断过程的关断时间与关断损耗。

公开(公告)号：CN116344605A

公开(公告)日：2023-06-27

申请号：CN202310562730.X

申请日：2023-05-18

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  魏子凯 ,  李程 ,  沈文良 ,  张红升

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。