-
公开(公告)号：CN118538729A
公开(公告)日：2024-08-23
申请号：CN202410670568.8
申请日：2024-05-28
Applicant: 重庆邮电大学
IPC: H01L27/07 , H01L29/06 , H01L29/739
Abstract: 本发明涉及一种集成自偏置pMOS和nMOS的RC‑LIGBT器件，属于半导体器件技术领域。该器件包括集电极区域自偏置pMOS与自偏置nMOS。该器件在正向导通时，利用自偏置pMOS增强空穴注入效率，利用延伸FP作为nMOS衬底并抑制电子注入，从而消除snapback效应并降低正向导通电压。FP区域的存在会极大影响器件的耐压特性，通过在集电极区域增加NC区优化器件的体内电场分布，有效提升器件的耐压特性。该器件在反向导通时利用自偏置nMOS进行反向导通。本发明完全消除了snapback现象，具有反向导通能力，优化了器件的正向导通特性，改善了器件的关断损耗与导通电压之间的折中关系。
-
公开(公告)号：CN116344605A
公开(公告)日：2023-06-27
申请号：CN202310562730.X
申请日：2023-05-18
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。
-
公开(公告)号：CN118748204A
公开(公告)日：2024-10-08
申请号：CN202410827455.4
申请日：2024-06-25
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L27/07
Abstract: 本发明涉及一种集成双多功能槽栅的超结RC‑LIGBT器件，属于半导体功率器件领域，包括LIGBT栅极与集电极区域自适应槽栅以及P型漂移区。该器件在正向导通时，集电极区域自适应槽栅开启，集电极nMOS向漂移区内注入电子，通过控制电子注入效率抑制snapback效应。该器件在反向导通时LIGBT栅极与集电极区域自适应槽栅同时作用，降低P型漂移区中势垒形成电子通路进行反向导通。在器件关断时，发射极区域pMOS开启抽取空穴，集电极区域nMOS开启抽取电子，实现器件的快速关断。本发明优化了器件的正向导通特性并且抑制了snapback现象，具有反向导通能力，优化了器件的关断损耗与导通电压之间的折中关系。
-
公开(公告)号：CN118676195A
公开(公告)日：2024-09-20
申请号：CN202410827460.5
申请日：2024-06-25
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种无负阻效应的介质超结RC‑LIGBT器件，属于半导体技术领域，包括LIGBT部分和反向续流二极管区；所述LIGBT部分由普通MOS区、阳极区PNP三极管构成；所述反向续流二极管部分与LIGBT部分并联，并由二氧化硅隔离区隔开；反向续流二极管部分独立于LIGBT存在，并通过设计反向续流部分漂移区部分形成介质超结。本发明不仅消除了传统RC‑LIGBT拥有的电压折回现象，并且提高了器件的耐压性能提高了可靠性，加强了器件的反向性能。
-
公开(公告)号：CN117423737A
公开(公告)日：2024-01-19
申请号：CN202311391513.5
申请日：2023-10-25
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06 , H01L29/423 , H01L27/07
Abstract: 本发明涉及一种集成自偏置NMOS快速关断的RC‑LIGBT器件，属于半导体器件领域。该器件主要包括沟槽栅区域、自偏置NMOS区域、P型埋层区域和LIGBT区域。其中沟槽栅区域包括栅极和栅二氧化硅层；P型埋层区域分布在LIGNT区域中；自偏置NMOS区域包括N+发射极、P‑body、N型漂移区和NMOS栅氧化层。本发明通过集成自偏置的NMOS和P型埋层，采用沟槽栅技术以及SiO2隔离层把集电极的P+和N+隔开，增加了两者之间的等效电阻，抑制了RC‑LIGBT的Snapback效应，能够降低器件的反向导通电压、减小关断时间和关断损耗并增强器件的耐压能力。
-
Patent Agency Ranking
公开(公告)号：CN117038718A
公开(公告)日：2023-11-10
申请号：CN202310690008.4
申请日：2023-06-12
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种具有三栅结构的复合型RC‑LIGBT器件，属于半导体功率器件领域。该器件包括LDMOS区以及位于其两侧的LIGBT区，两者通过SiO2隔离。该器件在正向导通时，利用LIGBT的体内槽栅对LDMOS进行侧壁感应形成侧壁沟道导电，同时体内槽栅形成槽栅沟道导电，此时LIGBT与LDMOS同时正向导电；在正向导通时三种模式的转换过程中器件处于平稳过度状态，无电流突变情况；在反向导通时，该器件LDMOS区寄生PIN二极管实现反向导通能力，且平面沟道栅注入电子优化漂移区中载流子分布。本发明完全消除了snapback现象，具有反向导通能力，改善了器件的关断损耗与导通电压之间的折中关系。
-
公开(公告)号：CN106899388B
公开(公告)日：2019-11-12
申请号：CN201710150158.0
申请日：2017-03-14
Applicant: 重庆邮电大学
Abstract: 本发明公开了一种LDPC码在MIMO信道下的联合检测与解码方法，通过构造与MIMO信道冲激响应矩阵结构相同的信道均衡器，利用线性规划(Linear Programming，LP)方法，在均衡器参数和码字比特流的线性约束条件下，对均衡器系数寻优从而达到最佳均衡的目的。与现有的基于信道估计的Turbo均衡算法相比，本发明提出的算法在导频数量较少的情况下显著提升了系统性能。
-
公开(公告)号：CN106899388A
公开(公告)日：2017-06-27
申请号：CN201710150158.0
申请日：2017-03-14
Applicant: 重庆邮电大学
Abstract: 本发明公开了一种LDPC码在MIMO信道下的联合检测与解码方法，通过构造与MIMO信道冲激响应矩阵结构相同的信道均衡器，利用线性规划(Linear Programming，LP)方法，在均衡器参数和码字比特流的线性约束条件下，对均衡器系数寻优从而达到最佳均衡的目的。与现有的基于信道估计的Turbo均衡算法相比，本发明提出的算法在导频数量较少的情况下显著提升了系统性能。
-
公开(公告)号：CN116344605B
公开(公告)日：2025-04-18
申请号：CN202310562730.X
申请日：2023-05-18
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。
-
公开(公告)号：CN118748205A
公开(公告)日：2024-10-08
申请号：CN202410827463.9
申请日：2024-06-25
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L27/07
Abstract: 本发明涉及一种集成Fin‑NMOS和反向导通晶闸管的低损耗RC‑LIGBT器件，属于半导体技术领域，所述器件分为LIGBT区域、Fin‑NMOS区域和反向导通晶闸管区域；所述反向导通晶闸管区域用于实现晶闸管的反向导通；所述Fin‑NMOS区域用于实现器件的低关断损耗。本发明的反向导通压降相比DED‑RC‑LIGBT器件降低了12％，且反向恢复电荷相比DED‑RC‑LIGBT器件降低了25％，在相同关断损耗下本发明的正向导通压降相比DED‑RC‑LIGBT降低了7％，在相同导通压降下本发明的关断损耗相比DED‑RC‑LIGBT器件降低了23.8％。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.029 seconds)
