-
公开(公告)号：CN106711213B
公开(公告)日：2021-02-26
申请号：CN201510424934.2
申请日：2015-07-20
申请人： 联华电子股份有限公司
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明公开一种半导体元件及其制作方法。其中，该半导体元件包含多个鳍状结构，一沟槽，一侧壁层以及一虚置栅极结构。该些鳍状结构是设置于一基底上。该沟槽是设置于该些鳍状结构之间。该侧壁层，设置在该沟槽的侧壁上，其中，该侧壁层具有一顶面，该顶面低于该鳍状结构的一顶表面。该虚置栅极结构是设置在该鳍状结构上且横跨该沟槽。
-
公开(公告)号：CN103943621B
公开(公告)日：2019-08-13
申请号：CN201310022495.3
申请日：2013-01-22
申请人： 联华电子股份有限公司
IPC分类号： H01L27/02 , H01L21/762
摘要： 本发明公开一种浅沟槽隔离结构及其形成方法，其浅沟槽隔离结构包含一上绝缘部与一下绝缘部，该下绝缘部包含一第一绝缘体以及位于该第一绝缘体周围的一绝缘层，该上绝缘部包含一第二绝缘体以及位于该第二绝缘体周围的一缓冲层，部分的该缓冲层中介于该第一绝缘体与该第二绝缘体之间，且该缓冲层的外周壁与该第一绝缘体的周壁齐平。
-
公开(公告)号：CN105225978B
公开(公告)日：2019-06-04
申请号：CN201410270347.8
申请日：2014-06-17
申请人： 联华电子股份有限公司
CPC分类号： G03F7/70633 , G03F1/42 , G03F7/70491 , G05B19/188 , G05B2219/45027 , G05B2219/45031
摘要： 叠对误差的校正方法包括下列步骤。首先检测基板上的叠对标记，以产生叠对标记信息，其中叠对标记包括至少一对第一标记图案以及设置于第一标记图案上的至少一第二标记图案。接着，利用叠对标记信息，以获得两个第一标记图案间的错位数值(offset)以及获得第二标记图案和两个第一标记图案其中一个之间的偏移数值。最后，利用错位数值补偿偏移数值，以获得修正偏移数值。
-
公开(公告)号：CN106298461A
公开(公告)日：2017-01-04
申请号：CN201510258199.2
申请日：2015-05-20
申请人： 联华电子股份有限公司
IPC分类号： H01L21/027 , H01L29/06
摘要： 本发明公开一种制作不连续直线图案的方法与不连续直线图案结构。该方法包含在基底上形成DSA材料层，在相分离制作工艺后形成周期性排列图案，其包括交替排列的多个第一聚合物结构与第二聚合物结构。然后在DSA材料层上形成第一掩模覆盖周期性排列图案的第一部分，然后移除被第一掩模曝露的第一聚合物结构，再移除第一掩模。接着形成第二掩模覆盖周期性排列图案的第二部分，其中第一与第二部分之间具有间隙。然后移除被第二掩模所暴露的第二聚合物结构，最后移除第二掩模。所留下的部分第一聚合物结构与部分第二聚合物结构彼此不互相连接。
-
公开(公告)号：CN105225978A
公开(公告)日：2016-01-06
申请号：CN201410270347.8
申请日：2014-06-17
申请人： 联华电子股份有限公司
CPC分类号： G03F7/70633 , G03F1/42 , G03F7/70491 , G05B19/188 , G05B2219/45027 , G05B2219/45031
摘要： 叠对误差的校正方法包括下列步骤。首先检测基板上的叠对标记，以产生叠对标记信息，其中叠对标记包括至少一对第一标记图案以及设置于第一标记图案上的至少一第二标记图案。接着，利用叠对标记信息，以获得两个第一标记图案间的错位数值(offset)以及获得第二标记图案和两个第一标记图案其中一个之间的偏移数值。最后，利用错位数值补偿偏移数值，以获得修正偏移数值。
-
公开(公告)号：CN103579335A
公开(公告)日：2014-02-12
申请号：CN201210260669.5
申请日：2012-07-25
申请人： 联华电子股份有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
CPC分类号： H01L29/66795 , H01L29/7855 , H01L21/76202 , H01L29/0649 , H01L29/66484
摘要： 本发明公开一种多栅极场效晶体管及其制作工艺，包含有一基底、一介电层以及至少一鳍状结构。基底具有一第一区以及一第二区。介电层仅位于第一区中的基底中。至少一鳍状结构位于介电层上。此外，本发明也提供一种多栅极场效晶体管制作工艺用以形成前述的多栅极场效晶体管。
-
公开(公告)号：CN111653483B
公开(公告)日：2023-04-11
申请号：CN202010439678.5
申请日：2015-04-29
申请人： 联华电子股份有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L21/308 , H01L21/768 , H01L23/485 , H01L23/522 , H01L29/78
摘要： 本发明公开半导体器件及其制作方法。所述半导体器件包含：一基底，该基底上设有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子，一第一硬掩模，其设于该栅极结构上，一第二硬掩模，其设于该栅极结构上，其中该第一硬掩模设于该第二硬掩模两侧且该第一硬掩模包含氮化硅，一蚀刻停止层，其设于该侧壁子与第一层间介电层之间，该蚀刻停止层的上表面与第二硬掩模的上表面齐平，以及一接触插塞，其电连接该栅极结构，其中该接触插塞不电连接一源极/漏极区域，和其中该接触插塞贯穿该第二硬掩模并与该栅极电极电连接，且该接触插塞不直接接触该侧壁子。
-
公开(公告)号：CN106033741B
公开(公告)日：2020-09-15
申请号：CN201510122601.4
申请日：2015-03-20
申请人： 联华电子股份有限公司
IPC分类号： H01L21/768 , H01L23/522
摘要： 本发明公开一种金属内连线结构及其制作方法。该制作方法包括，首先提供一基底，该基底上设有一第一金属间介电层，然后形成一金属内连线于第一金属间介电层中，去除部分第一金属间介电层，形成一间隙壁于金属内连线旁以及利用间隙壁为掩模去除部分第一金属间介电层以于金属间介电层中形成一开口。
-
公开(公告)号：CN106298461B
公开(公告)日：2020-07-28
申请号：CN201510258199.2
申请日：2015-05-20
申请人： 联华电子股份有限公司
IPC分类号： H01L21/027 , H01L29/06
摘要： 本发明公开一种制作不连续直线图案的方法与不连续直线图案结构。该方法包含在基底上形成DSA材料层，在相分离制作工艺后形成周期性排列图案，其包括交替排列的多个第一聚合物结构与第二聚合物结构。然后在DSA材料层上形成第一掩模覆盖周期性排列图案的第一部分，然后移除被第一掩模曝露的第一聚合物结构，再移除第一掩模。接着形成第二掩模覆盖周期性排列图案的第二部分，其中第一与第二部分之间具有间隙。然后移除被第二掩模所暴露的第二聚合物结构，最后移除第二掩模。所留下的部分第一聚合物结构与部分第二聚合物结构彼此不互相连接。
-
公开(公告)号：CN106298916B
公开(公告)日：2020-06-30
申请号：CN201510273696.X
申请日：2015-05-26
申请人： 联华电子股份有限公司
IPC分类号： H01L29/78 , H01L29/423 , H01L29/66 , H01L21/28
摘要： 本发明公开一种半导体元件及其制作方法。其中，该半导体元件包含多个鳍状结构，设置于一基底上，其中，该鳍状结构的至少一具有一尖端；以及一虚置栅极结构，设置于该基底上，其中，该虚置栅极结构包含一延伸部位，该延伸部位覆盖该尖端。
-
-
-
-
-
-
-
-
-
搜索结果
65 条记录 (耗时 0.03 秒)
