公开(公告)号：CN111653483B

公开(公告)日：2023-04-11

申请号：CN202010439678.5

申请日：2015-04-29

Applicant: 联华电子股份有限公司

Inventor： 刘恩铨 ,  杨智伟 ,  黄志森 ,  童宇诚

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/308 ,  H01L21/768 ,  H01L23/485 ,  H01L23/522 ,  H01L29/78

Abstract: 本发明公开半导体器件及其制作方法。所述半导体器件包含：一基底，该基底上设有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子，一第一硬掩模，其设于该栅极结构上，一第二硬掩模，其设于该栅极结构上，其中该第一硬掩模设于该第二硬掩模两侧且该第一硬掩模包含氮化硅，一蚀刻停止层，其设于该侧壁子与第一层间介电层之间，该蚀刻停止层的上表面与第二硬掩模的上表面齐平，以及一接触插塞，其电连接该栅极结构，其中该接触插塞不电连接一源极/漏极区域，和其中该接触插塞贯穿该第二硬掩模并与该栅极电极电连接，且该接触插塞不直接接触该侧壁子。

公开(公告)号：CN106033741B

公开(公告)日：2020-09-15

申请号：CN201510122601.4

申请日：2015-03-20

Applicant: 联华电子股份有限公司

Inventor： 刘恩铨 ,  童宇诚 ,  杨智伟

IPC: H01L21/768 ,  H01L23/522

Abstract: 本发明公开一种金属内连线结构及其制作方法。该制作方法包括，首先提供一基底，该基底上设有一第一金属间介电层，然后形成一金属内连线于第一金属间介电层中，去除部分第一金属间介电层，形成一间隙壁于金属内连线旁以及利用间隙壁为掩模去除部分第一金属间介电层以于金属间介电层中形成一开口。

公开(公告)号：CN106298916B

公开(公告)日：2020-06-30

申请号：CN201510273696.X

申请日：2015-05-26

Applicant: 联华电子股份有限公司

Inventor： 孙千媖 ,  刘恩铨 ,  陈明新 ,  童宇诚 ,  杨智伟

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/66 ,  H01L21/28

Abstract: 本发明公开一种半导体元件及其制作方法。其中，该半导体元件包含多个鳍状结构，设置于一基底上，其中，该鳍状结构的至少一具有一尖端；以及一虚置栅极结构，设置于该基底上，其中，该虚置栅极结构包含一延伸部位，该延伸部位覆盖该尖端。

公开(公告)号：CN106206270B

公开(公告)日：2020-06-23

申请号：CN201510210463.5

申请日：2015-04-29

Applicant: 联华电子股份有限公司

Inventor： 刘恩铨 ,  杨智伟 ,  黄志森 ,  童宇诚

IPC: H01L21/28 ,  H01L21/30 ,  H01L29/78

Abstract: 本发明公开一种半导体器件，其包含：一基底；一栅极结构，其设于基底上；一第一层间介电层，其环绕栅极结构；一第一硬掩模，其设于栅极结构上；以及一第二硬掩模，其设于栅极结构上，其中第一硬掩模设于第二硬掩模两侧且第一硬掩模包含氮化硅。

公开(公告)号：CN110223982A

公开(公告)日：2019-09-10

申请号：CN201810171723.6

申请日：2018-03-01

Applicant: 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

Inventor： 刘恩铨 ,  童宇诚 ,  杨智伟 ,  李修申

IPC: H01L27/108 ,  H01L21/8242

Abstract: 本发明公开一种动态随机存取存储器及其制作方法，该动态随机存取存储器结构，包含一基底，基底上定义有一元件区以及一周边区，一浅沟隔离，位于该周边区内，与该元件区相邻，其中该浅沟隔离具有一内凹顶面，一第一虚置位线栅极，位于该周边区的该浅沟隔离上，以及一第二虚置位线栅极，位于该元件区内，与该第一虚置位线栅极相邻，其中该第一虚置位线栅极的一顶面低于该第二虚置位线栅极的一顶面。

公开(公告)号：CN118231348A

公开(公告)日：2024-06-21

申请号：CN202211631490.6

申请日：2022-12-19

Applicant: 联华电子股份有限公司

Inventor： 杨智伟 ,  傅思逸 ,  许智凯 ,  林俊贤

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，主要先提供一基底包含一高压区以及一低压区，然后形成一高压元件于该高压区以及形成一低压元件于该低压区。其中高压元件包含第一栅极结构设于基底上以及第一外延层设于该第一栅极结构旁，且该第一外延层顶表面包含第一V形。低压元件则包含第二栅极结构设于基底上以及第二外延层设于第二栅极结构旁，其中第二外延层顶表面包含第一平坦表面。

公开(公告)号：CN104979391B

公开(公告)日：2019-04-23

申请号：CN201410138718.7

申请日：2014-04-08

Applicant: 联华电子股份有限公司

Inventor： 柯建村 ,  杨智伟 ,  许家福

IPC: H01L29/78 ,  H01L21/28

Abstract: 本发明公开一种半导体元件及其制作方法。首先提供一基底，然后形成一栅极结构于该基底上并形成一轻掺杂漏极于该基底内。随后进行一第一离子注入制作工艺，将氟离子以斜角方式注入该基底及部分该栅极结构。

公开(公告)号：CN103579335A

公开(公告)日：2014-02-12

申请号：CN201210260669.5

申请日：2012-07-25

Applicant: 联华电子股份有限公司

Inventor： 傅思逸 ,  刘恩铨 ,  杨智伟 ,  陈映璁 ,  蔡世鸿

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L29/7855 ,  H01L21/76202 ,  H01L29/0649 ,  H01L29/66484

Abstract: 本发明公开一种多栅极场效晶体管及其制作工艺，包含有一基底、一介电层以及至少一鳍状结构。基底具有一第一区以及一第二区。介电层仅位于第一区中的基底中。至少一鳍状结构位于介电层上。此外，本发明也提供一种多栅极场效晶体管制作工艺用以形成前述的多栅极场效晶体管。

公开(公告)号：CN105826379B

公开(公告)日：2020-06-09

申请号：CN201510008807.4

申请日：2015-01-08

Applicant: 联华电子股份有限公司

Inventor： 刘恩铨 ,  傅思逸 ,  吕佳霖 ,  蔡世鸿 ,  杨智伟 ,  林佳静 ,  曾嘉勋 ,  黄瑞民

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开一种半导体结构及其制作方法，该半导体结构包含一基底，一浅沟隔离，位于该基底中，多个第一鳍状结构，位于该基底上，其中各该第一鳍状结构的材质与该基底相同，以及多个第二鳍状结构，位于该浅沟隔离上，且各该第二鳍状结构的材质与该浅沟隔离相同。

公开(公告)号：CN105514105B

公开(公告)日：2019-08-06

申请号：CN201410500432.9

申请日：2014-09-26

Applicant: 联华电子股份有限公司

Inventor： 杨智伟 ,  刘玉峰 ,  柯建村 ,  许家福 ,  杨玉如 ,  刘恩铨

IPC: H01L27/088 ,  H01L29/49 ,  H01L21/8234 ,  H01L21/28

CPC classification number: H01L21/82345 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/823842 ,  H01L27/088 ,  H01L29/42372 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/7833

Abstract: 本发明公开一种集成电路与其形成方法，该集成电路包含一基底、一第一晶体管、一第二晶体管以及一第三晶体管。第一晶体管具有一第一金属栅极，其具有一第一底阻障层、一第一功函数金属层以及一第一金属层。第二晶体管具有一第二金属栅极，其具有一第二底阻障层、一第二功函数金属层以及一第二金属层。第三晶体管具有一第三金属栅极，其具有第三底阻障层、一第三功函数金属层以及一第三金属层。第一晶体管、第二晶体管与第三晶体管具有相同导电型，第一底阻障层中氮原子浓度>第二底阻障层中氮原子浓度>第三底阻障层中氮原子浓度。