-
公开(公告)号：CN109728077B
公开(公告)日：2021-12-14
申请号：CN201711047374.9
申请日：2017-10-31
Applicant: 联华电子股份有限公司
IPC: H01L29/10 , H01L29/423
Abstract: 本发明公开一种半导体元件，包括：第一栅极线、第二栅极线以及第一杆状(bar‑shaped)接触结构。第一栅极线具有沿着第一方向延伸的第一长轴。第二栅极线平行第一栅极线。第一杆状接触结构具有第二长轴，与第一长轴夹度实质大于0°小于90°的角度。
-
公开(公告)号：CN105470200B
公开(公告)日：2020-04-21
申请号：CN201410454861.7
申请日：2014-09-09
Applicant: 联华电子股份有限公司
IPC: H01L21/8234 , H01L21/336 , H01L21/28
Abstract: 本发明公开一种具有金属栅极的半导体元件及其制作方法，包含有一基底、一设置于该基底上的第一金属栅极以及一设置于该基底上的第二金属栅极。该第一金属栅极包含有一第一功函数金属层与一形成于该第一功函数金属层上的第二功函数金属层，该第一功函数金属层包含有一渐尖形顶部，且该第一功函数金属层与该第二功函数金属层彼此互补。该第二金属栅极包含有该第二功函数金属层。
-
公开(公告)号：CN105826379A
公开(公告)日：2016-08-03
申请号：CN201510008807.4
申请日：2015-01-08
Applicant: 联华电子股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开一种半导体结构及其制作方法，该半导体结构包含一基底，一浅沟隔离，位于该基底中，多个第一鳍状结构，位于该基底上，其中各该第一鳍状结构的材质与该基底相同，以及多个第二鳍状结构，位于该浅沟隔离上，且各该第二鳍状结构的材质与该浅沟隔离相同。
-
公开(公告)号：CN105280486B
公开(公告)日：2020-09-22
申请号：CN201410351939.2
申请日：2014-07-23
Applicant: 联华电子股份有限公司
IPC: H01L21/28 , H01L29/423
Abstract: 本发明公开一种金属栅极结构的制作方法，包括首先提供基底，基底上设置有介电层，第一沟槽和第二沟槽设置介电层中，第一金属层和第二金属层分别填满第一沟槽和第二沟槽，其中该第一沟槽的宽度小于该第二沟槽的宽度。之后，形成掩模层，以完全覆盖第二沟槽。在掩模层的覆盖下，进行第一蚀刻制作工艺以去除部分第一金属层。最后进行第二蚀刻制作工艺，以同时去除部分第一金属层和部分第二金属层。
-
公开(公告)号：CN106206714B
公开(公告)日：2020-06-30
申请号：CN201510216099.3
申请日：2015-04-30
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体器件，其包含：基底、设于基底上的栅极结构、环绕栅极结构的层间介电层、设于层间介电层内的第一接触插塞、设于层间介电层上的第二介电层、设于第二介电层中并电连接第一接触插塞的第二接触插塞、以及设于第二接触插塞及第二介电层之间的侧壁子。
-
Patent Agency Ranking
公开(公告)号：CN105336719A
公开(公告)日：2016-02-17
申请号：CN201410392447.8
申请日：2014-08-11
Applicant: 联华电子股份有限公司
IPC: H01L23/482 , H01L21/60
CPC classification number: H01L21/76814 , H01L21/76849 , H01L21/76883 , H01L23/485 , H01L23/5226 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开一种半导体元件及其制造方法。本发明的半导体元件包括：基板、第一介电层与第一金属拴塞结构。上述基板上具有电路元件。上述第一介电层配置于电路元件上与基板上。上述第一金属拴塞结构镶嵌于第一介电层中，其中第一金属拴塞结构包含第一金属内连线与第一阻挡金属层。上述第一金属内连线直接接触电路元件。上述第一阻挡金属层配置于第一金属内连线上，且组成第一金属内连线与第一阻挡金属层的金属材料不同。
-
公开(公告)号：CN111384237A
公开(公告)日：2020-07-07
申请号：CN201811612412.5
申请日：2018-12-27
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。
-
公开(公告)号：CN106684041A
公开(公告)日：2017-05-17
申请号：CN201510759984.6
申请日：2015-11-10
Applicant: 联华电子股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明公开一种半导体元件及其制作方法。制作半导体元件的方法为，首先提供一基底，然后形成一第一栅极结构以及一第二栅极结构于基底上，形成一接触洞蚀刻停止层于第一栅极结构、第二栅极结构及基底上，去除部分第一栅极结构及第二栅极结构之间的部分接触洞蚀刻停止层，以及形成一层间介电层于接触洞蚀刻停止层上。
-
公开(公告)号：CN106548940A
公开(公告)日：2017-03-29
申请号：CN201510589504.6
申请日：2015-09-16
Applicant: 联华电子股份有限公司
IPC: H01L21/336 , H01L29/40 , H01L29/78 , H01L21/768
CPC classification number: H01L29/66795 , H01L21/26513 , H01L21/28525 , H01L21/76897 , H01L23/535 , H01L29/0653 , H01L29/0847 , H01L29/16 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/24 , H01L29/41791 , H01L29/7848 , H01L29/785
Abstract: 本发明公开一种半导体元件及其制作方法。其中，该半导体元件包含一鳍状结构，一栅极结构，一外延层，一锗层，一层间介电层以及一第一插塞。该鳍状结构设置在一基底上。该栅极结构横跨该鳍状结构。该外延层设置在该鳍状结构内且邻接该栅极结构。该锗层设置在该外延层上。该层间介电层覆盖在该基底及该鳍状结构上。该第一插塞设置在该层间介电层内并接触该锗层。
-
公开(公告)号：CN105280486A
公开(公告)日：2016-01-27
申请号：CN201410351939.2
申请日：2014-07-23
Applicant: 联华电子股份有限公司
IPC: H01L21/28 , H01L29/423
Abstract: 本发明公开一种金属栅极结构的制作方法，包括首先提供基底，基底上设置有介电层，第一沟槽和第二沟槽设置介电层中，第一金属层和第二金属层分别填满第一沟槽和第二沟槽，其中该第一沟槽的宽度小于该第二沟槽的宽度。之后，形成掩模层，以完全覆盖第二沟槽。在掩模层的覆盖下，进行第一蚀刻制作工艺以去除部分第一金属层。最后进行第二蚀刻制作工艺，以同时去除部分第一金属层和部分第二金属层。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.037 seconds)
