公开(公告)号：CN116666218A

公开(公告)日：2023-08-29

申请号：CN202210155370.7

申请日：2022-02-21

Applicant: 联华电子股份有限公司

Inventor： 邱淳雅 ,  许智凯 ,  傅思逸 ,  林毓翔 ,  林建廷 ,  许嘉榕 ,  陈金宏

IPC: H01L21/336 ,  H01L21/762 ,  H01L29/78

Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，先提供一基底包含一高压区以及一低压区，然后形成一基座于该高压区以及多个鳍状结构于该低压区，形成一第一绝缘层环绕该等鳍状结构，去除该基座、该第一绝缘层以及部分该等鳍状结构以形成一第一凹槽于该高压区以及一第二凹槽于该低压区，形成一第二绝缘层于该第一凹槽以及该第二凹槽内，再平坦化第二绝缘层以形成第一浅沟隔离于该高压区以及第二浅沟隔离于该低压区。

公开(公告)号：CN103000518B

公开(公告)日：2016-12-14

申请号：CN201110266577.3

申请日：2011-09-09

Applicant: 联华电子股份有限公司

Inventor： 戴圣辉 ,  黄瑞民 ,  蔡振华 ,  蔡世鸿 ,  林建廷

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/762

Abstract: 本发明提供一种形成非平面晶体管的方法。首先提供基底，基底上定义有有源区以及周边区。接合于基底的有源区中形成多个超浅沟槽隔离。然后移除各超浅沟槽隔离的部分，以暴露出基底的部分侧壁。于基底上的有源区以及周边区上形成导电层，并覆盖住基底的部分侧壁。图案化导电层，使得该导电层在该周边区中形成平面晶体管的栅极，而位于有源区中同时形成至少一非平面晶体管的栅极。于非平面晶体管的栅极的两侧形成源极/漏极。

公开(公告)号：CN105575885A

公开(公告)日：2016-05-11

申请号：CN201410541924.2

申请日：2014-10-14

Applicant: 联华电子股份有限公司

Inventor： 洪庆文 ,  黄志森 ,  陈意维 ,  林建廷 ,  邹世芳 ,  吕佳霖 ,  陈俊隆 ,  廖琨垣 ,  张峰溢 ,  陈界得

IPC: H01L21/768 ,  H01L21/336 ,  H01L29/78 ,  H01L23/528

CPC classification number: H01L21/823437 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823475 ,  H01L27/088 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/495 ,  H01L29/4966

Abstract: 本发明公开一种半导体元件及其制作方法。其制作方法包括：首先提供一基底，然后形成多个栅极结构于基底上，形成一第一停止层于栅极结构上，形成一第二停止层于第一停止层上，形成一第一介电层于第二停止层上，形成多个第一开口于第一介电层中并暴露第二停止层，形成多个第二开口于第一介电层及第二停止层中并暴露第一停止层以及去除部分第二停止层及部分第一停止层以暴露出栅极结构。

公开(公告)号：CN104810389A

公开(公告)日：2015-07-29

申请号：CN201410032417.6

申请日：2014-01-23

Applicant: 联华电子股份有限公司

Inventor： 曹博昭 ,  郭龙恩 ,  林建廷 ,  邹世芳

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/42316 ,  H01L29/66484 ,  H01L29/7831

Abstract: 本发明提供一半导体结构，包含一基底，至少一鳍状结构群组以及多个次鳍状结构位于该基底上，其中该鳍状结构群组位于两个次鳍状结构之间，且各次鳍状结构的一顶面比该鳍状结构群组的一顶面低，以及一浅沟隔离位于该基底中，各该次鳍状结构被该浅沟隔离完全覆盖。

公开(公告)号：CN103325683A

公开(公告)日：2013-09-25

申请号：CN201210080899.3

申请日：2012-03-23

Applicant: 联华电子股份有限公司

Inventor： 林建廷 ,  江文泰

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明公开一种鳍状场效晶体管(FinFET)及其工艺，该工艺包括下述步骤。首先，提供基底。接着，形成第一鳍状场效晶体管以及第二鳍状场效晶体管于基底上，其中第一鳍状场效晶体管包括第一金属层，而第二鳍状场效晶体管包括第二金属层。然后，进行处理工艺于第一金属层，以改变第一鳍状场效晶体管的临限电压。

公开(公告)号：CN101552229A

公开(公告)日：2009-10-07

申请号：CN200810088467.0

申请日：2008-03-31

Applicant: 联华电子股份有限公司

Inventor： 陈奕文 ,  程立伟 ,  许哲华 ,  尤志豪 ,  周正贤 ,  赖建铭 ,  蒋天福 ,  林建廷 ,  马光华

IPC: H01L21/82 ,  H01L21/822 ,  H01L21/84 ,  H01L27/02 ,  H01L27/06 ,  H01L27/12

Abstract: 本发明披露了一种具有金属栅极晶体管与多晶硅电阻结构的半导体元件及其制作方法。根据该方法，首先提供一基底，且该基底上定义有一晶体管区以及一电阻区。然后形成一多晶硅层于该基底上并覆盖该晶体管区及该电阻区。接着去除电阻区的部分多晶硅层，并图案化该多晶硅层，使该电阻区的该多晶硅层表面与该晶体管区的该多晶硅层表面之间具有一高低差。随后形成至少一个多晶硅栅极在晶体管区以及一多晶硅电阻在电阻区，并将多晶硅栅极转换成金属栅极晶体管。

公开(公告)号：CN101308849A

公开(公告)日：2008-11-19

申请号：CN200710103987.X

申请日：2007-05-17

Applicant: 联华电子股份有限公司

Inventor： 林建廷 ,  程立伟 ,  许哲华 ,  黄耀聪 ,  马光华

IPC: H01L27/092 ,  H01L27/12 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8238 ,  H01L21/84 ,  H01L21/28

Abstract: 一种半导体装置，其中的第一栅极结构包含直接与基底接触的栅极介电层、位于栅极介电层上的下电极与位于下电极上的上电极；而第二栅极结构包含直接与基底接触的栅极介电层以及位于栅极介电层上的栅电极。

公开(公告)号：CN116936489A

公开(公告)日：2023-10-24

申请号：CN202210375520.5

申请日：2022-04-11

Applicant: 联华电子股份有限公司

Inventor： 周惠隆 ,  杨清利 ,  张志圣 ,  林建廷

IPC: H01L23/31 ,  H01L23/528 ,  H01L21/56 ,  H01L21/768

Abstract: 本发明提供一种半导体结构及其制造方法。半导体结构包括衬底、第一介电层、第二介电层、密封环结构与保护层。第一介电层位于衬底上。第二介电层位于第一介电层上。密封环结构包括第一互连线结构与第二互连线结构。第一互连线结构位于第一介电层中。第二互连线结构位于第二介电层中且连接至第一互连线结构。保护层位于密封环结构与第二介电层上。保护层具有间隔件部。间隔件部覆盖第二介电层的侧壁与部分第一介电层。在保护层与第一介电层中具有沟槽。间隔件部位于沟槽与密封环结构之间。半导体结构可降低用以形成沟槽的蚀刻工艺的时间与功率。

公开(公告)号：CN116705704A

公开(公告)日：2023-09-05

申请号：CN202210171997.1

申请日：2022-02-24

Applicant: 联华电子股份有限公司

Inventor： 许嘉榕 ,  傅思逸 ,  许智凯 ,  邱淳雅 ,  陈金宏 ,  林毓翔 ,  林建廷

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法主要先提供一基底包含一高压区以及一低压区，形成多个第一鳍状结构于该高压区，再进行一氧化制作工艺以形成一栅极氧化层于该等第一鳍状结构上并接触该等第一鳍状结构。在本实施例中，栅极氧化层底表面包含多个第一突块设于该等第一鳍状结构上而栅极氧化层顶表面则包含多个第二突块。

公开(公告)号：CN111435702B

公开(公告)日：2023-05-19

申请号：CN201910030820.8

申请日：2019-01-14

Applicant: 联华电子股份有限公司

Inventor： 王慧琳 ,  曾译苇 ,  王明俊 ,  翁宸毅 ,  谢晋阳 ,  张境尹 ,  王裕平 ,  林建廷 ,  刘盈成 ,  施易安 ,  李怡慧 ,  曾奕铭

IPC: H10B61/00 ,  H10N50/10 ,  H10N50/01 ,  G11C11/16

Abstract: 本发明公开一种磁阻随机存取存储单元，其包含：一基底，其上具有一介电层；一导孔，设于该介电层中；一柱状堆叠，设于该导孔上，该柱状堆叠包含一底电极、一磁隧穿结层，设于该底电极上，以及一顶电极，设于该磁隧穿结层上；以及一间隙壁层，设于该柱状堆叠的侧壁上，其中该顶电极凸出于该间隙壁的一顶面。