公开(公告)号：CN114628370A

公开(公告)日：2022-06-14

申请号：CN202011457034.5

申请日：2020-12-11

申请人： 联华电子股份有限公司

发明人： 赖建铭 ,  陈慧玲 ,  盛志瑞

IPC分类号： H01L23/64 ,  H01L23/522 ,  H01L25/065

摘要： 本发明公开一种半导体结构，以混合键合方式键合上、下配置的两半导体晶片，两半导体晶片各自具有不连续的多段金属迹线或者螺旋线圈状的金属迹线，借由两半导体晶片混合键合，使得不连续的多段金属迹线键合在一起而形成具有连续且非相交路径的电感元件，或者两螺旋线圈状的金属迹线键合在一起而构成电感元件。在此半导体结构中，以混合键合所形成的电感元件具有电感值容易受到调整的优点。

公开(公告)号：CN102881574A

公开(公告)日：2013-01-16

申请号：CN201110195195.6

申请日：2011-07-13

申请人： 联华电子股份有限公司

发明人： 赖建铭 ,  陈奕文 ,  李志成 ,  黄同雋 ,  许哲华 ,  林坤贤 ,  李宗颖 ,  许启茂 ,  黄信富 ,  林进富

IPC分类号： H01L21/28 ,  H01L21/8238

摘要： 一种半导体元件的制造方法，包括下述步骤：首先，提供具有虚设栅电极层的虚设栅极(dummy gate)结构。接着移除此虚设栅电极层，以于栅极结构中形成一个开口，将下方材料层暴露出来。然后，针对移除了虚设栅电极层的虚设栅极结构进行氢氧化氨(NH4OH)处理工艺。再以金属材料填充此开口。

公开(公告)号：CN101515581B

公开(公告)日：2011-04-20

申请号：CN200810081467.8

申请日：2008-02-22

申请人： 联华电子股份有限公司

发明人： 蒋天福 ,  程立伟 ,  许哲华 ,  尤志豪 ,  周正贤 ,  赖建铭 ,  陈奕文 ,  林建廷 ,  马光华

IPC分类号： H01L27/02 ,  H01L23/522 ,  H01L21/82 ,  H01L21/768

摘要： 本发明公开了一种半导体元件结构及其制作方法。该半导体元件结构包含第一金属氧化物半导体，其具有用于第一栅极的第一高介电材料与第一金属、第二金属氧化物半导体，其具有用于第二栅极的第二高介电材料与第二金属以及桥接沟道，其位于连通第一栅极与第二栅极的凹槽中以电连接第二栅极与第一栅极，且桥接沟道嵌入第一金属与第二金属的至少一者。

公开(公告)号：CN106409889B

公开(公告)日：2021-06-22

申请号：CN201510467637.6

申请日：2015-08-03

申请人： 联华电子股份有限公司

发明人： 陆俊岑 ,  赖建铭 ,  周禄盛 ,  蔡雅卉 ,  邱靖翔 ,  萧有彤 ,  黄振铭 ,  李昆儒 ,  王裕平

IPC分类号： H01L29/423

摘要： 本发明公开一种半导体元件，其包含一基底以及一栅极结构设于基底上，其中栅极结构包含一高介电常数介电层设于基底上以及一底部金属阻隔层设于高介电常数介电层上，该底部金属阻隔层包含一上半部、一中半部以及一下半部，且上半部为一富氮部分而中半部及下半部各为一富钛部分。

公开(公告)号：CN101552229A

公开(公告)日：2009-10-07

申请号：CN200810088467.0

申请日：2008-03-31

申请人： 联华电子股份有限公司

发明人： 陈奕文 ,  程立伟 ,  许哲华 ,  尤志豪 ,  周正贤 ,  赖建铭 ,  蒋天福 ,  林建廷 ,  马光华

IPC分类号： H01L21/82 ,  H01L21/822 ,  H01L21/84 ,  H01L27/02 ,  H01L27/06 ,  H01L27/12

摘要： 本发明披露了一种具有金属栅极晶体管与多晶硅电阻结构的半导体元件及其制作方法。根据该方法，首先提供一基底，且该基底上定义有一晶体管区以及一电阻区。然后形成一多晶硅层于该基底上并覆盖该晶体管区及该电阻区。接着去除电阻区的部分多晶硅层，并图案化该多晶硅层，使该电阻区的该多晶硅层表面与该晶体管区的该多晶硅层表面之间具有一高低差。随后形成至少一个多晶硅栅极在晶体管区以及一多晶硅电阻在电阻区，并将多晶硅栅极转换成金属栅极晶体管。

公开(公告)号：CN115472494A

公开(公告)日：2022-12-13

申请号：CN202110652095.5

申请日：2021-06-11

申请人： 联华电子股份有限公司

发明人： 赖建铭

IPC分类号： H01L21/18 ,  H01L23/528

摘要： 本发明公开一种用于晶片级接合的半导体结构及接合半导体结构，其中该用于晶片级接合的半导体结构包括一接合介电层设置在一基底上，以及一接合垫设置在该接合介电层中。该接合垫包括一顶面，自该接合介电层显露出来且相对于该顶面的一底面，以及位于该顶面和该底面之间的一侧壁，其中该侧壁及该底面之间的一底角小于90度。

公开(公告)号：CN102737971B

公开(公告)日：2016-08-17

申请号：CN201110094323.8

申请日：2011-04-15

申请人： 联华电子股份有限公司

发明人： 黄光耀 ,  林俊贤 ,  施宏霖 ,  廖俊雄 ,  李志成 ,  徐韶华 ,  陈奕文 ,  陈正国 ,  曾荣宗 ,  林建廷 ,  黄同雋 ,  杨杰甯 ,  蔡宗龙 ,  廖柏瑞 ,  赖建铭 ,  陈映璁 ,  马诚佑 ,  洪文瀚 ,  许哲华

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/51 ,  H01L29/78

摘要： 本发明提出一种制作具有金属栅极的半导体元件及其制造方法。该制造方法中，首先提供基底，并于基底上形成栅极介电层。于该栅极介电层上形成具有功函数金属层的多层堆叠结构，并于至少一层的该多层堆结构进行氧处理。最后在多层堆叠结构上形成导电层。

公开(公告)号：CN105448918A

公开(公告)日：2016-03-30

申请号：CN201410524514.7

申请日：2014-09-30

申请人： 联华电子股份有限公司

发明人： 赖建铭 ,  黄建中 ,  曾于庭 ,  蔡雅卉 ,  王裕平

IPC分类号： H01L27/092 ,  H01L29/49 ,  H01L21/8238 ,  H01L21/28

摘要： 本发明公开一种互补金属氧化物半导体与其制作方法，包含一P型晶体管以及一N型晶体管。P型晶体管具有一P型金属栅极，该P型金属栅极包含一底阻障层、一P型功函数金属层、一N型调和层、一N型功函数金属层以及一金属层。N型晶体管包含一N型金属栅极，该N型金属栅极包含该N型调和层、该N型功函数金属层以及该金属层。本发明还另外提供了一种形成所述互补式金属氧化物半导体的方法。

公开(公告)号：CN117894778A

公开(公告)日：2024-04-16

申请号：CN202211376751.4

申请日：2022-11-04

申请人： 联华电子股份有限公司

发明人： 赖建铭

IPC分类号： H01L23/488 ,  H01L23/482

摘要： 本发明提供一种半导体结构。上述半导体结构包括第一衬底、第一导电层与多个第一接合垫。第一导电层位于第一衬底上。第一导电层包括主体部与延伸部。延伸部连接于主体部，且包括远离主体部的端部。多个第一接合垫连接于主体部与延伸部。连接于延伸部的端部的第一接合垫的数量为多个。上述半导体结构可防止连接于延伸部的端部的接合垫在后续接合工艺中接合失败。

公开(公告)号：CN111081773B

公开(公告)日：2023-03-24

申请号：CN201811213723.4

申请日：2018-10-18

申请人： 联华电子股份有限公司

发明人： 黄仁柏 ,  赖建铭 ,  陈彦臻 ,  黄圣尧 ,  陈慧玲 ,  廖星华 ,  方汉川

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 本发明公开一种氧化物半导体装置以及其制作方法，该氧化物半导体装置包括一基底、一第一图案化氧化物半导体层、一源极电极、一漏极电极以及一侧壁间隙壁。第一图案化氧化物半导体层设置于基底上。源极电极与漏极电极设置于第一图案化氧化物半导体层上。侧壁间隙壁设置于第一图案化氧化物半导体层的一侧壁上。侧壁间隙壁可用以改善阻挡杂质由侧壁进入第一图案化氧化物半导体层的效果，由此提升氧化物半导体装置的电性表现与可靠度。