-
公开(公告)号：CN101552229B
公开(公告)日：2012-04-11
申请号：CN200810088467.0
申请日：2008-03-31
Applicant: 联华电子股份有限公司
Abstract: 本发明披露了一种具有金属栅极晶体管与多晶硅电阻结构的半导体元件及其制作方法。根据该方法，首先提供一基底，且该基底上定义有一晶体管区以及一电阻区。然后形成一多晶硅层于该基底上并覆盖该晶体管区及该电阻区。接着去除电阻区的部分多晶硅层，并图案化该多晶硅层，使该电阻区的该多晶硅层表面与该晶体管区的该多晶硅层表面之间具有一高低差。随后形成至少一个多晶硅栅极在晶体管区以及一多晶硅电阻在电阻区，并将多晶硅栅极转换成金属栅极晶体管。
-
公开(公告)号：CN101515581A
公开(公告)日：2009-08-26
申请号：CN200810081467.8
申请日：2008-02-22
Applicant: 联华电子股份有限公司
IPC: H01L27/02 , H01L23/522 , H01L21/82 , H01L21/768
Abstract: 本发明公开了一种半导体元件结构及其制作方法。该半导体元件结构包含第一金属氧化物半导体，其具有用于第一栅极的第一高介电材料与第一金属、第二金属氧化物半导体，其具有用于第二栅极的第二高介电材料与第二金属以及桥接沟道，其位于连通第一栅极与第二栅极的凹槽中以电连接第二栅极与第一栅极，且桥接沟道嵌入第一金属与第二金属的至少一者。
-
公开(公告)号：CN116709891A
公开(公告)日：2023-09-05
申请号：CN202210171542.X
申请日：2022-02-24
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种制作半导体元件的方法，其主要先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一自旋轨道转矩式(spin orbit torque,SOT)层于该MTJ上，形成一金属间介电层环绕该MTJ以及该SOT层，形成一第一硬掩模于该金属间介电层上，形成一半导体层于该第一硬掩模上，再图案化该第一硬掩模。
-
公开(公告)号：CN101552229A
公开(公告)日：2009-10-07
申请号：CN200810088467.0
申请日：2008-03-31
Applicant: 联华电子股份有限公司
Abstract: 本发明披露了一种具有金属栅极晶体管与多晶硅电阻结构的半导体元件及其制作方法。根据该方法，首先提供一基底，且该基底上定义有一晶体管区以及一电阻区。然后形成一多晶硅层于该基底上并覆盖该晶体管区及该电阻区。接着去除电阻区的部分多晶硅层，并图案化该多晶硅层，使该电阻区的该多晶硅层表面与该晶体管区的该多晶硅层表面之间具有一高低差。随后形成至少一个多晶硅栅极在晶体管区以及一多晶硅电阻在电阻区，并将多晶硅栅极转换成金属栅极晶体管。
-
公开(公告)号：CN102737971B
公开(公告)日：2016-08-17
申请号：CN201110094323.8
申请日：2011-04-15
Applicant: 联华电子股份有限公司
Inventor： 黄光耀 , 林俊贤 , 施宏霖 , 廖俊雄 , 李志成 , 徐韶华 , 陈奕文 , 陈正国 , 曾荣宗 , 林建廷 , 黄同雋 , 杨杰甯 , 蔡宗龙 , 廖柏瑞 , 赖建铭 , 陈映璁 , 马诚佑 , 洪文瀚 , 许哲华
IPC: H01L21/28 , H01L21/336 , H01L29/51 , H01L29/78
Abstract: 本发明提出一种制作具有金属栅极的半导体元件及其制造方法。该制造方法中，首先提供基底，并于基底上形成栅极介电层。于该栅极介电层上形成具有功函数金属层的多层堆叠结构，并于至少一层的该多层堆结构进行氧处理。最后在多层堆叠结构上形成导电层。
-
Patent Agency Ranking
公开(公告)号：CN102738083B
公开(公告)日：2016-05-25
申请号：CN201110085275.6
申请日：2011-04-06
Applicant: 联华电子股份有限公司
Inventor： 廖柏瑞 , 蔡宗龙 , 林建廷 , 徐韶华 , 陈意维 , 黄信富 , 李宗颖 , 蔡旻錞 , 杨建伦 , 吴俊元 , 蔡腾群 , 黄光耀 , 许嘉麟 , 杨杰甯 , 陈正国 , 曾荣宗 , 李志成 , 施宏霖 , 黄柏诚 , 陈奕文 , 许哲华
IPC: H01L21/8238 , H01L21/28
Abstract: 本发明提供了一种制作具有金属栅极的半导体元件的方法。此方法首先提供基底。基底包括第一导电型晶体管、第二导电型晶体管，其中第一导电型晶体管包括第一牺牲栅极，第二导电型晶体管包括第二牺牲栅极。接着移除第一导电型晶体管的第一牺牲栅极以形成第一沟槽，并于第一沟槽内形成第一金属层。移除第二导电型晶体管的第二牺牲栅极以形成第二沟槽，并于第一沟槽内以及第二沟槽内形成第二金属层。最后于第二金属层上形成第三金属层，使得第三金属层填入第一沟槽以及第二沟槽中。
-
公开(公告)号：CN105826174B
公开(公告)日：2021-06-15
申请号：CN201510001982.0
申请日：2015-01-05
Applicant: 联华电子股份有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/41
Abstract: 本发明公开一种半导体装置及其制作方法，该半导体装置包括栅极金属层、第一层间介电层、底部掩模层、顶部掩模层和第二层间介电层。第一层间介电层会包围栅极金属层的周边，底部掩模层设置在栅极金属层上，其中掩模层和栅极金属层的组成包括至少一相同的金属原子成分，顶部掩模层会顺向性地设置在底部掩模层的表面上，第二层间介电层会设置在顶部掩模层上且直接接触第一层间介电层。
-
公开(公告)号：CN102881574A
公开(公告)日：2013-01-16
申请号：CN201110195195.6
申请日：2011-07-13
Applicant: 联华电子股份有限公司
IPC: H01L21/28 , H01L21/8238
Abstract: 一种半导体元件的制造方法，包括下述步骤：首先，提供具有虚设栅电极层的虚设栅极(dummy gate)结构。接着移除此虚设栅电极层，以于栅极结构中形成一个开口，将下方材料层暴露出来。然后，针对移除了虚设栅电极层的虚设栅极结构进行氢氧化氨(NH4OH)处理工艺。再以金属材料填充此开口。
-
公开(公告)号：CN101515581B
公开(公告)日：2011-04-20
申请号：CN200810081467.8
申请日：2008-02-22
Applicant: 联华电子股份有限公司
IPC: H01L27/02 , H01L23/522 , H01L21/82 , H01L21/768
Abstract: 本发明公开了一种半导体元件结构及其制作方法。该半导体元件结构包含第一金属氧化物半导体，其具有用于第一栅极的第一高介电材料与第一金属、第二金属氧化物半导体，其具有用于第二栅极的第二高介电材料与第二金属以及桥接沟道，其位于连通第一栅极与第二栅极的凹槽中以电连接第二栅极与第一栅极，且桥接沟道嵌入第一金属与第二金属的至少一者。
-
公开(公告)号：CN117766583A
公开(公告)日：2024-03-26
申请号：CN202211261601.9
申请日：2022-10-14
Applicant: 联华电子股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明实施例提供一种半导体器件，包括：衬底、第一源极/漏极区与第二源极/漏极区以及栅极结构。衬底具有附加的基体部与鳍突出于所述衬底的顶面，其中所述鳍跨过所述附加的基体部。第一源极/漏极区与第二源极/漏极区在所述鳍中。栅极结构跨过所述鳍，位于所述附加的基体部上方，且位于所述第一源极/漏极区与所述第二源极/漏极区之间。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.037 seconds)
