公开(公告)号：CN105280486B

公开(公告)日：2020-09-22

申请号：CN201410351939.2

申请日：2014-07-23

Applicant: 联华电子股份有限公司

Inventor： 林静龄 ,  黄志森 ,  邹世芳 ,  林建廷 ,  陈意维 ,  林世雄 ,  陈俊隆 ,  廖琨垣 ,  张峰溢 ,  周孝邦 ,  吕佳霖

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明公开一种金属栅极结构的制作方法，包括首先提供基底，基底上设置有介电层，第一沟槽和第二沟槽设置介电层中，第一金属层和第二金属层分别填满第一沟槽和第二沟槽，其中该第一沟槽的宽度小于该第二沟槽的宽度。之后，形成掩模层，以完全覆盖第二沟槽。在掩模层的覆盖下，进行第一蚀刻制作工艺以去除部分第一金属层。最后进行第二蚀刻制作工艺，以同时去除部分第一金属层和部分第二金属层。

公开(公告)号：CN105244370B

公开(公告)日：2020-09-01

申请号：CN201410421839.2

申请日：2014-08-25

Applicant: 联华电子股份有限公司

Inventor： 林世雄 ,  陈俊隆 ,  廖琨垣 ,  张峰溢 ,  童宇诚

IPC: H01L29/423 ,  H01L21/28

Abstract: 本发明公开一种金属栅极结构与其制作方法，其金属栅极结构包含一基底，基底划分为一密集区域和一宽疏区域，一第一金属栅极结构设置于密集区域，第一金属栅极结构包含一第一沟槽设于密集区域，一第一金属层设于第一沟槽中，一第二金属栅极结构设置于宽疏区域，第二金属栅极结构包含一第二沟槽设于宽疏区域中以及一第二金属层设于第二沟槽中，其中第二金属层的高度较第一金属层的高度大。

公开(公告)号：CN106206714B

公开(公告)日：2020-06-30

申请号：CN201510216099.3

申请日：2015-04-30

Applicant: 联华电子股份有限公司

Inventor： 吕佳霖 ,  陈俊隆 ,  廖琨垣 ,  张峰溢 ,  陈界得 ,  黄伟豪

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明公开一种半导体器件，其包含：基底、设于基底上的栅极结构、环绕栅极结构的层间介电层、设于层间介电层内的第一接触插塞、设于层间介电层上的第二介电层、设于第二介电层中并电连接第一接触插塞的第二接触插塞、以及设于第二接触插塞及第二介电层之间的侧壁子。

公开(公告)号：CN105336719A

公开(公告)日：2016-02-17

申请号：CN201410392447.8

申请日：2014-08-11

Applicant: 联华电子股份有限公司

Inventor： 吕佳霖 ,  陈俊隆 ,  廖琨垣 ,  张峰溢

IPC: H01L23/482 ,  H01L21/60

CPC classification number: H01L21/76814 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种半导体元件及其制造方法。本发明的半导体元件包括：基板、第一介电层与第一金属拴塞结构。上述基板上具有电路元件。上述第一介电层配置于电路元件上与基板上。上述第一金属拴塞结构镶嵌于第一介电层中，其中第一金属拴塞结构包含第一金属内连线与第一阻挡金属层。上述第一金属内连线直接接触电路元件。上述第一阻挡金属层配置于第一金属内连线上，且组成第一金属内连线与第一阻挡金属层的金属材料不同。

公开(公告)号：CN117425388A

公开(公告)日：2024-01-19

申请号：CN202210867788.0

申请日：2022-07-22

Applicant: 联华电子股份有限公司

Inventor： 黄舜渔 ,  曾译苇 ,  郭致玮 ,  陈奕翔 ,  陈炫旭 ,  陈俊隆

IPC: H10N50/01 ,  H10N50/10 ,  H10N50/20

Abstract: 本发明公开一种磁隧穿结器件的制造方法，包括以下步骤。形成第一介层窗于第一介电层中。形成第一电极层于所述第一介电层与所述第一介层窗上。形成磁隧穿结堆叠层于所述第一电极层上。形成图案化的第二电极层于所述磁隧穿结堆叠层上。以所述图案化的第二电极层为掩模，进行第一离子束刻蚀工艺，以刻蚀图案化的第二电极层并图案化所述磁隧穿结堆叠层以及所述第一电极层以形成第二电极、磁隧穿结堆叠结构与第一电极。形成第一保护层，覆盖所述第二电极的顶面与侧壁以及所述磁隧穿结堆叠结构的侧壁。以所述第一保护层为掩模，进行第二离子束刻蚀工艺，以移除至少部分的所述磁隧穿结堆叠结构与至少部分的所述第一电极。

公开(公告)号：CN115579279A

公开(公告)日：2023-01-06

申请号：CN202110762385.5

申请日：2021-07-06

Applicant: 联华电子股份有限公司

Inventor： 吴权璋 ,  吴振 ,  陈炫旭 ,  陈俊隆

IPC: H01L21/02 ,  B08B11/00

Abstract: 本发明公开一种半导体装置制造过程中的清洁程序方法，包括：提供一图案化牺牲栅极结构，图案化牺牲栅极结构包括一栅极介电质及一牺牲层，其中图案化牺牲栅极结构内嵌于一介电层中且暴露出牺牲层的上表面；进行一第一蚀刻制作工艺以移除该牺牲层；以及进行一亲水性处理及一疏水性处理以移除该牺牲层的残留部分。

公开(公告)号：CN105575885B

公开(公告)日：2021-07-06

申请号：CN201410541924.2

申请日：2014-10-14

Applicant: 联华电子股份有限公司

Inventor： 洪庆文 ,  黄志森 ,  陈意维 ,  林建廷 ,  邹世芳 ,  吕佳霖 ,  陈俊隆 ,  廖琨垣 ,  张峰溢 ,  陈界得

IPC: H01L21/768 ,  H01L21/336 ,  H01L29/78 ,  H01L23/528

Abstract: 本发明公开一种半导体元件及其制作方法。其制作方法包括：首先提供一基底，然后形成多个栅极结构于基底上，形成一第一停止层于栅极结构上，形成一第二停止层于第一停止层上，形成一第一介电层于第二停止层上，形成多个第一开口于第一介电层中并暴露第二停止层，形成多个第二开口于第一介电层及第二停止层中并暴露第一停止层以及去除部分第二停止层及部分第一停止层以暴露出栅极结构。

公开(公告)号：CN105470200A

公开(公告)日：2016-04-06

申请号：CN201410454861.7

申请日：2014-09-09

Applicant: 联华电子股份有限公司

Inventor： 吕佳霖 ,  陈俊隆 ,  廖琨垣 ,  张峰溢

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开一种具有金属栅极的半导体元件及其制作方法，包含有一基底、一设置于该基底上的第一金属栅极以及一设置于该基底上的第二金属栅极。该第一金属栅极包含有一第一功函数金属层与一形成于该第一功函数金属层上的第二功函数金属层，该第一功函数金属层包含有一渐尖形顶部，且该第一功函数金属层与该第二功函数金属层彼此互补。该第二金属栅极包含有该第二功函数金属层。

公开(公告)号：CN105244370A

公开(公告)日：2016-01-13

申请号：CN201410421839.2

申请日：2014-08-25

Applicant: 联华电子股份有限公司

Inventor： 林世雄 ,  陈俊隆 ,  廖琨垣 ,  张峰溢 ,  童宇诚

IPC: H01L29/423 ,  H01L21/28

Abstract: 本发明公开一种金属栅极结构与其制作方法，其金属栅极结构包含一基底，基底划分为一密集区域和一宽疏区域，一第一金属栅极结构设置于密集区域，第一金属栅极结构包含一第一沟槽设于密集区域，一第一金属层设于第一沟槽中，一第二金属栅极结构设置于宽疏区域，第二金属栅极结构包含一第二沟槽设于宽疏区域中以及一第二金属层设于第二沟槽中，其中第二金属层的高度较第一金属层的高度大。

公开(公告)号：CN117425350A

公开(公告)日：2024-01-19

申请号：CN202210931295.9

申请日：2022-08-04

Applicant: 联华电子股份有限公司

Inventor： 郭致玮 ,  邱崇益 ,  曾译苇 ,  陈炫旭 ,  陈俊隆

IPC: H10B61/00 ,  H10N50/85 ,  H10N50/01 ,  H10N50/80

Abstract: 本发明提供一种磁性存储器及其制造方法。上述磁性存储器包括衬底、自旋轨道力矩层、磁性隧道结堆叠、第一保护层与第二保护层。自旋轨道力矩层位于衬底上方。磁性隧道结堆叠位于自旋轨道力矩层上。第一保护层与第二保护层位于磁性隧道结堆叠的侧壁上。第一保护层位于第二保护层与磁性隧道结堆叠之间。在第二保护层与自旋轨道力矩层之间具有凹槽。上述磁性存储器可防止自旋轨道力矩层在干式蚀刻工艺中受到伤害。