-
公开(公告)号：CN105280486B
公开(公告)日：2020-09-22
申请号：CN201410351939.2
申请日：2014-07-23
Applicant: 联华电子股份有限公司
IPC: H01L21/28 , H01L29/423
Abstract: 本发明公开一种金属栅极结构的制作方法，包括首先提供基底，基底上设置有介电层，第一沟槽和第二沟槽设置介电层中，第一金属层和第二金属层分别填满第一沟槽和第二沟槽，其中该第一沟槽的宽度小于该第二沟槽的宽度。之后，形成掩模层，以完全覆盖第二沟槽。在掩模层的覆盖下，进行第一蚀刻制作工艺以去除部分第一金属层。最后进行第二蚀刻制作工艺，以同时去除部分第一金属层和部分第二金属层。
-
公开(公告)号：CN1591820A
公开(公告)日：2005-03-09
申请号：CN03156535.2
申请日：2003-09-03
Applicant: 联华电子股份有限公司
IPC: H01L21/768
Abstract: 本发明提供一种介层洞优先双镶嵌制程，包含下列步骤：提供一半导体基底，其上形成有导电结构以及介电层设于该半导体基底上，其中该介电层包含有一介层洞开孔，暴露出部分该导电结构；于该介层洞开孔内填满填缝高分子材料(GFP)，并形成一填缝高分子层于该介电层上；回蚀刻该填缝高分子层一预定深度，使该填缝高分子层的表面低于该介电层的表面，形成凹槽，借此暴露出部分该介层洞开孔的侧壁；以及进行一表面处理手段，用以改变该介层洞开孔的侧壁与该填缝高分子层的表面的特性，借此避免后续填入该凹槽的深紫外线(DUV)光阻与该介层洞开孔的侧壁或与该填缝高分子层的表面发生任何物理或化学作用。
-
公开(公告)号：CN109671736B
公开(公告)日：2022-09-27
申请号：CN201710953109.0
申请日：2017-10-13
Applicant: 联华电子股份有限公司
IPC: H01L27/24 , H01L45/00 , H01L29/51 , H01L21/8239
Abstract: 本发明公开一种半导体结构及其制作方法，该半导体结构包含有一基底，该基底中包含有一扩散区，一晶体管结构，位于该基底上，以及一电阻式随机存取存储器(RRAM)位于该基底上，其中该电阻式随机存取存储器包含有至少一金属硅化物层直接接触该扩散区，以及一下电极、一电阻转换层与一上电极依序位于该金属硅化物层上。
-
公开(公告)号：CN111312800A
公开(公告)日：2020-06-19
申请号：CN201811517688.5
申请日：2018-12-12
Applicant: 联华电子股份有限公司
Abstract: 本发明公开了一种具有外延层的半导体结构及其制作方法，该具有外延层的半导体结构包含一基底、一阻挡层位于该基底上、多个凹槽形成在该基底中，其中该凹槽沿着该基底的 晶面分布、以及一外延层，位于该阻挡层上，其中该外延层具有形成在每个该凹槽中的埋入部位以及形成在该阻挡层上的表面部位。
-
公开(公告)号：CN109698213A
公开(公告)日：2019-04-30
申请号：CN201710998624.0
申请日：2017-10-20
Applicant: 联华电子股份有限公司
IPC: H01L27/24 , H01L21/8239
CPC classification number: H01L27/2436 , H01L29/0847 , H01L29/517 , H01L29/66795 , H01L29/7851 , H01L45/04 , H01L45/085 , H01L45/122 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1683 , H01L27/2454 , H01L21/8239
Abstract: 本发明公开一种半导体结构及其制作方法，该半导体结构包含有一鳍状晶体管，位于一基底上，该鳍状晶体管包含有一栅极结构跨越于一鳍状结构上，以及至少一源/漏极区，以及一电阻式随机存取存储器(RRAM)，包含一下电极、一电阻转换层与一上电极依序位于该源/漏极区上并电连接于该鳍状晶体管。
-
Patent Agency Ranking
公开(公告)号：CN105280486A
公开(公告)日：2016-01-27
申请号：CN201410351939.2
申请日：2014-07-23
Applicant: 联华电子股份有限公司
IPC: H01L21/28 , H01L29/423
Abstract: 本发明公开一种金属栅极结构的制作方法，包括首先提供基底，基底上设置有介电层，第一沟槽和第二沟槽设置介电层中，第一金属层和第二金属层分别填满第一沟槽和第二沟槽，其中该第一沟槽的宽度小于该第二沟槽的宽度。之后，形成掩模层，以完全覆盖第二沟槽。在掩模层的覆盖下，进行第一蚀刻制作工艺以去除部分第一金属层。最后进行第二蚀刻制作工艺，以同时去除部分第一金属层和部分第二金属层。
-
公开(公告)号：CN100527363C
公开(公告)日：2009-08-12
申请号：CN200510129715.8
申请日：2005-12-01
Applicant: 联华电子股份有限公司
IPC: H01L21/311 , H01L21/768 , H01L21/28
Abstract: 一种开口的制造方法。在开口的制造过程中，在于介电层上形成光致抗蚀剂层以定义开口图案之前，先对裸露的介电层表面进行一处理步骤以形成一膜层，可防止因介电材料成分外逸而与光致抗蚀剂层产生反应，进而造成显影不完全的问题。另一方面，在形成接触窗的制造过程中，在接触窗开口表面形成一阻障层之前，先对裸露的介电层表面进行一处理步骤以形成一膜层，可防止因介电材料成分外逸而与阻障层产生反应，进而使阻障层产生缺陷的问题。
-
公开(公告)号：CN111312800B
公开(公告)日：2023-03-28
申请号：CN201811517688.5
申请日：2018-12-12
Applicant: 联华电子股份有限公司
Abstract: 本发明公开了一种具有外延层的半导体结构及其制作方法，该具有外延层的半导体结构包含一基底、一阻挡层位于该基底上、多个凹槽形成在该基底中，其中该凹槽沿着该基底的 晶面分布、以及一外延层，位于该阻挡层上，其中该外延层具有形成在每个该凹槽中的埋入部位以及形成在该阻挡层上的表面部位。
-
公开(公告)号：CN109671736A
公开(公告)日：2019-04-23
申请号：CN201710953109.0
申请日：2017-10-13
Applicant: 联华电子股份有限公司
IPC: H01L27/24 , H01L45/00 , H01L29/51 , H01L21/8239
CPC classification number: H01L27/2436 , H01L21/02532 , H01L21/265 , H01L27/2463 , H01L29/0843 , H01L45/085 , H01L45/1206 , H01L45/1233 , H01L45/1253 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/16 , H01L45/1608 , H01L45/1675 , H01L21/8239 , H01L29/517
Abstract: 本发明公开一种半导体结构及其制作方法，该半导体结构包含有一基底，该基底中包含有一扩散区，一晶体管结构，位于该基底上，以及一电阻式随机存取存储器(RRAM)位于该基底上，其中该电阻式随机存取存储器包含有至少一金属硅化物层直接接触该扩散区，以及一下电极、一电阻转换层与一上电极依序位于该金属硅化物层上。
-
公开(公告)号：CN1979774A
公开(公告)日：2007-06-13
申请号：CN200510129715.8
申请日：2005-12-01
Applicant: 联华电子股份有限公司
IPC: H01L21/311 , H01L21/768 , H01L21/28
Abstract: 一种开口及接触窗的制造方法。在开口的制造过程中，在于介电层上形成光致抗蚀剂层以定义开口图案之前，先对裸露的介电层表面进行一处理步骤以形成一膜层，可防止因介电材料成分外逸而与光致抗蚀剂层产生反应，进而造成显影不完全的问题。另一方面，在形成接触窗的制造过程中，在接触窗开口表面形成一阻障层之前，先对裸露的介电层表面进行一处理步骤以形成一膜层，可防止因介电材料成分外逸而与阻障层产生反应，进而使阻障层产生缺陷的问题。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
