公开(公告)号：CN116940124A

公开(公告)日：2023-10-24

申请号：CN202310732298.4

申请日：2018-12-27

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  侯泰成 ,  高苇昕 ,  蔡馥郁 ,  谢晋阳 ,  翁宸毅 ,  张境尹 ,  蔡滨祥 ,  李昆儒 ,  李志岳 ,  吕佳霖 ,  陈俊隆 ,  廖琨垣 ,  赖育聪 ,  黄伟豪

IPC分类号： H10B61/00 ,  H10N50/01 ,  H10N50/10

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。

公开(公告)号：CN111384237B

公开(公告)日：2023-07-11

申请号：CN201811612412.5

申请日：2018-12-27

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  侯泰成 ,  高苇昕 ,  蔡馥郁 ,  谢晋阳 ,  翁宸毅 ,  张境尹 ,  蔡滨祥 ,  李昆儒 ,  李志岳 ,  吕佳霖 ,  陈俊隆 ,  廖琨垣 ,  赖育聪 ,  黄伟豪

IPC分类号： H10N50/01 ,  H10N50/10 ,  H10N59/00

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。

公开(公告)号：CN103531528B

公开(公告)日：2018-03-13

申请号：CN201210228957.2

申请日：2012-07-03

申请人： 联华电子股份有限公司

发明人： 李常孝 ,  陈信宇 ,  赖育聪 ,  廖俊雄 ,  蔡世群

IPC分类号： H01L21/768

摘要： 本发明公开一种制作双镶嵌结构的方法，包括下列步骤。首先，依序形成一介电层、一介电掩模层与一金属掩模层于一基底上。随后，形成多个沟槽开口于金属掩模层中，且部分金属掩模层暴露于沟槽开口的底部。接着，形成多个介层洞开口于介电掩模层中，且部分介电掩模层暴露于介层洞开口的底部。然后，转移沟槽开口以及介层洞开口至介电层中，以形成多个双镶嵌开口。

公开(公告)号：CN101231968A

公开(公告)日：2008-07-30

申请号：CN200710008111.7

申请日：2007-01-26

申请人： 联华电子股份有限公司

发明人： 黄俊仁 ,  赖育聪 ,  姚志成 ,  廖俊雄

IPC分类号： H01L21/768 ,  H01L21/311 ,  H01L23/522

摘要： 一种双镶嵌工艺，首先提供一衬底，其具有一底层介电层、形成在该底层介电层中的下层导电层，及覆盖住该下层导电层及该底层介电层的盖层，接着，于该盖层上沉积一介电层，再于该介电层上沉积一硅氧层，再于该硅氧层上形成一金属硬掩模，接着于该金属硬掩模中形成一沟槽凹口，然后，经由该沟槽凹口，蚀刻该硅氧层与该介电层，形成通路开口，使其暴露出部分的该盖层，最后，进行一衬垫层蚀除(LRM)工艺，利用一不含氢的氟烷气体混合一含氮气体等离子，选择性地蚀除经由该通路开口暴露出来的该盖层，暴露出部分的该下层导电层。

公开(公告)号：CN101211753A

公开(公告)日：2008-07-02

申请号：CN200610171762.3

申请日：2006-12-29

申请人： 联华电子股份有限公司

发明人： 赖育聪 ,  黄俊仁 ,  姚志成 ,  廖俊雄

IPC分类号： H01L21/00 ,  H01L21/311 ,  H01L21/768

摘要： 本发明揭示一种半导体工艺，包括使用一含有氟自由基的等离子体于硬掩模及其下方的层中蚀刻出一特征图形；及使用一可与氟自由基反应的气体进行处理，使残留的氟自由基与气体反应，形成含氟化合物而移除。如此，可防止氟自由基与硬掩模的钛成分反应形成沉积于基材上的颗粒，造成工艺缺陷。

公开(公告)号：CN117396058A

公开(公告)日：2024-01-12

申请号：CN202311103899.5

申请日：2019-07-15

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  翁宸毅 ,  谢晋阳 ,  李怡慧 ,  刘盈成 ,  施易安 ,  张境尹 ,  曾奕铭 ,  王裕平 ,  林建廷 ,  何坤展 ,  邹宜勋 ,  李昌珉 ,  曾译苇 ,  赖育聪 ,  谢军

IPC分类号： H10N50/10 ,  H10N50/80 ,  H10B61/00

摘要： 本发明公开一种磁阻式随机存取存储器及其制作方法，其中该磁阻式随机存储器包括下电极层，位于一基底上方、磁隧穿结叠层，位于该下电极层上方、以及上电极层，位于该磁隧穿结叠层上方，其中该上电极层的材料为氮化钛，该氮化钛中氮成分的比例从该上电极层的顶面往底面递减。

公开(公告)号：CN111384237A

公开(公告)日：2020-07-07

申请号：CN201811612412.5

申请日：2018-12-27

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  侯泰成 ,  高苇昕 ,  蔡馥郁 ,  谢晋阳 ,  翁宸毅 ,  张境尹 ,  蔡滨祥 ,  李昆儒 ,  李志岳 ,  吕佳霖 ,  陈俊隆 ,  廖琨垣 ,  赖育聪 ,  黄伟豪

IPC分类号： H01L43/12 ,  H01L43/08 ,  H01L27/22

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。

公开(公告)号：CN102683392A

公开(公告)日：2012-09-19

申请号：CN201110059105.0

申请日：2011-03-11

申请人： 联华电子股份有限公司

发明人： 陈信琦 ,  廖俊雄 ,  赖育聪

IPC分类号： H01L29/423 ,  H01L23/58 ,  H01L21/336

摘要： 本发明公开一种金属导线结构以及沟槽制造方法，其中金属导线结构包含基板、目标层、沟槽以及导线。目标层位于基板上方；沟槽形成于目标层中，沟槽底部具有微沟槽且微沟槽的深度不大于50埃；导线镶嵌于沟槽中。

公开(公告)号：CN101231968B

公开(公告)日：2010-11-17

申请号：CN200710008111.7

申请日：2007-01-26

申请人： 联华电子股份有限公司

发明人： 黄俊仁 ,  赖育聪 ,  姚志成 ,  廖俊雄

IPC分类号： H01L21/768 ,  H01L21/311 ,  H01L23/522

摘要： 一种双镶嵌工艺，首先提供一衬底，其具有一底层介电层、形成在该底层介电层中的下层导电层，及覆盖住该下层导电层及该底层介电层的盖层，接着，于该盖层上沉积一介电层，再于该介电层上沉积一硅氧层，再于该硅氧层上形成一金属硬掩模，接着于该金属硬掩模中形成一沟槽凹口，然后，经由该沟槽凹口，蚀刻该硅氧层与该介电层，形成通路开口，使其暴露出部分的该盖层，最后，进行一衬垫层蚀除(LRM)工艺，利用一不含氢的氟烷气体混合一含氮气体等离子，选择性地蚀除经由该通路开口暴露出来的该盖层，暴露出部分的该下层导电层。其中该下层导电层以及该底层介电层之间具有一小于150埃的落差。

公开(公告)号：CN112420918A

公开(公告)日：2021-02-26

申请号：CN201910778695.9

申请日：2019-08-22

申请人： 联华电子股份有限公司

发明人： 郭致玮 ,  许家彰 ,  赖育聪 ,  廖俊雄

IPC分类号： H01L43/12 ,  H01L43/08 ,  H01L27/22

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)以及一第二MTJ于一基底上，然后形成一第一上电极于该第一MTJ上以及一第二上电极于该第二MTJ上，形成一遮盖层于该第一MTJ及该第二MTJ上；形成一保护层于该遮盖层上；去除部分该保护层以形成一凹槽于该第一MTJ及该第二MTJ之间；形成一反射层于该保护层上并填满该凹槽；以及去除该反射层、该保护层以及该遮盖层以形成一第一接触洞。