公开(公告)号：CN101281871B

公开(公告)日：2011-11-09

申请号：CN200710089856.0

申请日：2007-04-05

申请人： 联华电子股份有限公司

发明人： 黄慧玲 ,  陈明新 ,  李年中 ,  陈立勋 ,  戴炘

IPC分类号： H01L21/336 ,  H01L21/314 ,  H01L29/78

摘要： 本发明公开了一种利用复合硬掩模层的金属氧化物半导体晶体管的制作方法，包含有提供表面包含有介电层与多晶硅层的基底，形成包含有中间硬掩模与覆盖该中间硬掩模侧壁的侧壁硬掩模的复合硬掩模于该多晶硅层上。进行第一蚀刻工艺，以该复合硬掩模为蚀刻掩模蚀刻该多晶硅层与该介电层，形成栅极结构；进行第二蚀刻工艺，在该栅极结构两侧的基底中分别形成凹槽。之后进行选择性外延成长工艺，在这些凹槽内分别形成外延层。本发明还公开了一种复合硬掩模层以及金属氧化物半导体晶体管。

公开(公告)号：CN113130516A

公开(公告)日：2021-07-16

申请号：CN202010040976.7

申请日：2020-01-15

申请人： 联华电子股份有限公司

发明人： 陈明新

IPC分类号： H01L27/146

摘要： 本发明公开一种半导体影像感测元件及其制作方法，该影像感测元件包含晶体管，设置于像素区内；硅化物挡层，覆盖像素区；第一层间介电层，覆盖硅化物挡层；第二层间介电层，位于第一层间介电层上；源极接触穿过第二、第一层间介电层和硅化物挡层，且包括在第一层间介电层中的第一多晶硅插塞，在第一多晶硅插塞上的第一自对准硅化物层，及在第一自对准硅化物层上的第一导电金属层；以及漏极接触，穿过第二、第一层间介电层和硅化物挡层，且包括在第一层间介电层中的第二多晶硅插塞，在第二多晶硅插塞上的第二自对准硅化物层，以及在第二自对准硅化物层上的第二导电金属层。

公开(公告)号：CN106298916A

公开(公告)日：2017-01-04

申请号：CN201510273696.X

申请日：2015-05-26

申请人： 联华电子股份有限公司

发明人： 孙千媖 ,  刘恩铨 ,  陈明新 ,  童宇诚 ,  杨智伟

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/66 ,  H01L21/28

摘要： 本发明公开一种半导体元件及其制作方法。其中，该半导体元件包含多个鳍状结构，设置于一基底上，其中，该鳍状结构的至少一具有一尖端；以及一虚置栅极结构，设置于该基底上，其中，该虚置栅极结构包含一延伸部位，该延伸部位覆盖该尖端。

公开(公告)号：CN101281871A

公开(公告)日：2008-10-08

申请号：CN200710089856.0

申请日：2007-04-05

申请人： 联华电子股份有限公司

发明人： 黄慧玲 ,  陈明新 ,  李年中 ,  陈立勋 ,  戴炘

IPC分类号： H01L21/336 ,  H01L21/314 ,  H01L29/78

摘要： 本发明公开了一种利用复合硬掩模层的金属氧化物半导体晶体管的制作方法，包含有提供表面包含有介电层与多晶硅层的基底，形成包含有中间硬掩模与覆盖该中间硬掩模侧壁的侧壁硬掩模的复合硬掩模于该多晶硅层上。进行第一蚀刻工艺，以该复合硬掩模为蚀刻掩模蚀刻该多晶硅层与该介电层，形成栅极结构；进行第二蚀刻工艺，在该栅极结构两侧的基底中分别形成凹槽。之后进行选择性外延成长工艺，在这些凹槽内分别形成外延层。本发明还公开了一种复合硬掩模层以及金属氧化物半导体晶体管。

公开(公告)号：CN115913215A

公开(公告)日：2023-04-04

申请号：CN202110993801.2

申请日：2021-08-27

申请人： 联华电子股份有限公司

发明人： 陈明新

IPC分类号： H03K19/094 ,  H01L29/78

摘要： 本发明公开一种功率晶体管装置，其包含LDMOS晶体管元件和控制电路。LDMOS晶体管元件包含漏极端、源极端、栅极端和场板。控制电路施加于场板上的场板控制电压相关施加于栅极端的栅极控制电压：当LDMOS晶体管元件因应具致能电位的栅极控制电压在强反转区内运作时，施加于场板上的场板控制电压可提升扩散漂移区域内导通电流，并降低导通电阻的值；当LDMOS晶体管元件因应具除能电位的栅极控制电压在截止区内运作时，施加于场板上的场板控制电压可增加扩散漂移区域内导通电阻和击穿电压的值。

公开(公告)号：CN106298916B

公开(公告)日：2020-06-30

申请号：CN201510273696.X

申请日：2015-05-26

申请人： 联华电子股份有限公司

发明人： 孙千媖 ,  刘恩铨 ,  陈明新 ,  童宇诚 ,  杨智伟

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/66 ,  H01L21/28

摘要： 本发明公开一种半导体元件及其制作方法。其中，该半导体元件包含多个鳍状结构，设置于一基底上，其中，该鳍状结构的至少一具有一尖端；以及一虚置栅极结构，设置于该基底上，其中，该虚置栅极结构包含一延伸部位，该延伸部位覆盖该尖端。

公开(公告)号：CN104867971B

公开(公告)日：2019-07-19

申请号：CN201410057949.5

申请日：2014-02-20

申请人： 联华电子股份有限公司

发明人： 陈明新 ,  张名辉 ,  吴伟庭 ,  赖滢州 ,  陈宏男 ,  杨崇立 ,  杨进盛

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/00

摘要： 本发明公开一种半导体元件及其操作方法。半导体元件包括P型衬底、P型第一阱区、N型第二阱区、栅极、N型源极、N型漏极、虚设栅极以及N型第一深阱区。第一阱区配置于衬底中。第二阱区配置于邻近第一阱区的衬底中。栅极配置于衬底上且覆盖部分第一阱区和部分第二阱区。源极配置于栅极的一侧的第一阱区中。漏极配置于栅极的另一侧的第二阱区中。虚设栅极配置于栅极和漏极之间的衬底上。第一深阱区配置于衬底中且环绕第一阱区和第二阱区。

公开(公告)号：CN105280545A

公开(公告)日：2016-01-27

申请号：CN201410354610.1

申请日：2014-07-24

申请人： 联华电子股份有限公司

发明人： 陈明新 ,  王俞婷 ,  张名辉

IPC分类号： H01L21/76 ,  H01L23/13

CPC分类号： H01L21/76229 ,  H01L21/76224

摘要： 本发明公开一种半导体装置的浅沟槽隔离结构与其制造方法。制造半导体装置的浅沟槽隔离结构的方法包括以下步骤。提供基板，其上方依序形成衬垫氧化层以及第一图案化光致抗蚀剂层；在基板中形成第一沟槽；沉积第一介电层于第一沟槽中以及基板上；提供第二图案化光致抗蚀剂层，以对应第二图案化光致抗蚀剂层，在第一介电层中形成开口以及于该基板中形成第二沟槽；沉积第二介电层，覆盖于基板中的第一沟槽中、第二沟槽中以及基板上的第一介电层；以化学机械研磨除去第二介电层，直接露出第一介电层为止；以及选择性移除基板上的第一介电层。

公开(公告)号：CN104867971A

公开(公告)日：2015-08-26

申请号：CN201410057949.5

申请日：2014-02-20

申请人： 联华电子股份有限公司

发明人： 陈明新 ,  张名辉 ,  吴伟庭 ,  赖滢州 ,  陈宏男 ,  杨崇立 ,  杨进盛

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/00

摘要： 本发明公开一种半导体元件及其操作方法。半导体元件包括P型衬底、P型第一阱区、N型第二阱区、栅极、N型源极、N型漏极、虚设栅极以及N型第一深阱区。第一阱区配置于衬底中。第二阱区配置于邻近第一阱区的衬底中。栅极配置于衬底上且覆盖部分第一阱区和部分第二阱区。源极配置于栅极的一侧的第一阱区中。漏极配置于栅极的另一侧的第二阱区中。虚设栅极配置于栅极和漏极之间的衬底上。第一深阱区配置于衬底中且环绕第一阱区和第二阱区。