用于形成半导体器件的精细图案的方法

    公开(公告)号:CN101145514B

    公开(公告)日:2011-07-06

    申请号:CN200710130153.8

    申请日:2007-07-20

    发明人: 郑载昌

    摘要: 本发明公开一种形成半导体器件的精细图案的方法,所述方法包括:在包括基层的半导体基板之上形成第一光刻胶图案;在所述第一光刻胶图案的侧壁上形成交联层;除去所述第一光刻胶图案,以形成包括硅聚合物的精细图案;形成与所述精细图案连接的第二光刻胶图案;利用所述精细图案和所述第二光刻胶图案作为蚀刻掩模来蚀刻所述基层。结果,所述精细图案具有比最小间距更小的尺寸。

    用于形成半导体器件的细微图案的方法

    公开(公告)号:CN100517562C

    公开(公告)日:2009-07-22

    申请号:CN200710000591.2

    申请日:2007-01-12

    发明人: 郑载昌

    摘要: 本发明公开一种用于形成半导体器件的细微图案的方法,所述方法包括:在底层上形成硬掩模图案。在所述硬掩模图案上形成第一有机膜。在所述第一有机膜上形成第二有机膜。平面化所述第二有机膜直到所述第一有机膜露出。在所述第一有机膜上执行回蚀工序直到所述底层露出。蚀刻所述第一有机膜和所述第二有机膜以形成有机掩模图案,所述有机掩模图案包括所述第一有机膜和所述第二有机膜。每个有机掩模图案形成于相邻的所述硬掩模图案之间。使用所述硬掩模图案和所述有机掩模图案作为蚀刻掩模蚀刻所述底层以形成底层图案。

    用于形成半导体器件的细微图案的方法

    公开(公告)号:CN100501919C

    公开(公告)日:2009-06-17

    申请号:CN200710000593.1

    申请日:2007-01-12

    发明人: 郑载昌

    摘要: 本发明公开一种用于制造半导体器件的细微图案的方法,包括:在底层上形成具有厚度t1的硬掩模图案;在所述硬掩模图案上形成具有厚度t2的光可穿透性薄膜;在所述光可穿透性薄膜上形成光可吸收性薄膜;在不使用曝光掩模的情况下,在产生的结构上执行曝光工序,同时控制曝光能量的量以使曝光的光达到深度T,所述深度从所述光可穿透性薄膜的顶面测量到所述底层的顶面,其中t2<T≤t1+t2;在产生的结构上执行显影工序以在所述硬掩模图案之间形成有机掩模图案;以及使用所述硬掩模图案和所述有机掩模图案作为蚀刻掩模来蚀刻所述底层以形成底层图案。

    形成半导体器件的精细图案的方法

    公开(公告)号:CN101026086A

    公开(公告)日:2007-08-29

    申请号:CN200710079289.0

    申请日:2007-02-16

    发明人: 郑载昌

    摘要: 本发明公开一种用于形成半导体器件的精细图案的方法,该方法包括以下步骤:在形成于半导体基板之上的底层上,形成宽度为W1、厚度为T1的第一硬掩模图案;在所得结构上形成平坦型的第二硬掩模薄膜,并且使所述第二硬掩模薄膜平坦化,以露出所述第一硬掩模图案;将所述第一硬掩模图案从顶面除去T2(0<T2<T1)厚度;在所述第二硬掩模薄膜上进行修蚀工序,以形成具有倾斜侧壁的第二硬掩模图案;在所述第二硬掩模图案上进行第二修蚀工序,以将所述第二硬掩模图案和所述第一硬掩模图案分开,并且形成宽度为W2的第三硬掩模图案;以及使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模,对所述底层进行图案化。