本发明公开一种用于形成半导体器件的精细图案的方法，该方法包括以下步骤：在形成于半导体基板之上的底层上，形成宽度为W1、厚度为T1的第一硬掩模图案；在所得结构上形成平坦型的第二硬掩模薄膜，并且使所述第二硬掩模薄膜平坦化，以露出所述第一硬掩模图案；将所述第一硬掩模图案从顶面除去T2(0＜T2＜T1)厚度；在所述第二硬掩模薄膜上进行修蚀工序，以形成具有倾斜侧壁的第二硬掩模图案；在所述第二硬掩模图案上进行第二修蚀工序，以将所述第二硬掩模图案和所述第一硬掩模图案分开，并且形成宽度为W2的第三硬掩模图案；以及使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模，对所述底层进行图案化。