半导体装置
    1.
    发明授权

    公开(公告)号:CN107068661B

    公开(公告)日:2019-08-20

    申请号:CN201610828758.3

    申请日:2012-03-08

    IPC分类号: H01L25/065 H01L23/48

    摘要: 本发明提供一种半导体装置,包括扫描电路模块,所述扫描电路模块包括:接收部,所述接收部被配置为响应于第二控制信号而从设置在第一芯片中的另一个电路单元的输出信号和设置在第二芯片中的电路单元的输出信号中的一个来产生输出信号;以及输出部,所述输出部被配置为响应于第一控制信号而将所述接收部的输出信号输出至设置在所述第一芯片中的又一个电路单元和设置在第三芯片中的电路单元中的一个,其中,所述扫描电路模块被设置在所述第一芯片中。

    半导体装置的输入/输出电路和方法及具有其的系统

    公开(公告)号:CN105390159B

    公开(公告)日:2018-08-14

    申请号:CN201510706070.3

    申请日:2011-02-25

    发明人: 金光现

    IPC分类号: G11C29/02 G11C29/14 G11C29/56

    摘要: 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统,所述系统包括:控制器,所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作;半导体存储装置,所述半导体存储装置以第一速度来工作;以及输入/输出装置,所述输入/输出装置连接在半导体存储装置与控制器之间,并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出,其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作,以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。

    半导体系统和半导体装置

    公开(公告)号:CN102623043B

    公开(公告)日:2017-04-12

    申请号:CN201110270990.7

    申请日:2011-09-14

    IPC分类号: G11C11/4096

    CPC分类号: G11C7/1066

    摘要: 本发明公开了一种半导体装置,包括:奇数数据时钟缓冲器组,被配置为保持多相位源时钟信号的相位或将多相位源时钟信号的相位移位,并输出第一多相位时钟信号;偶数数据时钟缓冲器组,被配置为保持多相位源时钟信号的相位或将多相位源时钟信号的相位移位,并输出第二多相位时钟信号;奇数数据输出缓冲器组,被配置为响应于第一多相位时钟信号来驱动奇数数据,并将驱动的数据输出至奇数数据焊盘组;以及偶数数据输出缓冲器组,被配置为响应于第二多相位时钟信号来驱动偶数数据,并将驱动的数据输出至偶数数据焊盘组,其中,第一多相位时钟信号和第二多相位时钟信号的时钟信号相位彼此不同。

    半导体存储器件及其驱动方法

    公开(公告)号:CN103035284B

    公开(公告)日:2017-03-29

    申请号:CN201210132459.8

    申请日:2012-04-27

    发明人: 宋清基

    IPC分类号: G11C11/4063

    CPC分类号: G11C7/1018 G11C7/109 G11C8/06

    摘要: 本发明公开了一种半导体存储器件及其驱动方法,所述半导体存储器件包括:多个地址输入模块,所述多个地址输入模块被配置成分别接收与突发排序相关的多个地址;以及控制电路,所述控制电路被配置成在写入操作模式期间响应于突发长度信息而选择性地将所述地址输入模块的全部或一部分禁止。

    半导体装置
    8.
    发明授权

    公开(公告)号:CN103066066B

    公开(公告)日:2017-03-01

    申请号:CN201210059266.4

    申请日:2012-03-08

    IPC分类号: H01L25/065 H01L23/52

    摘要: 本发明提供一种半导体装置,包括第一通孔和第二通孔、第一电路单元、第二电路单元、以及第三电路单元。所述第一通孔和第二通孔将第一芯片和第二芯片彼此电连接。所述第一电路单元被设置在所述第一芯片中,接收测试数据,且与所述第一通孔连接。所述第二电路单元被设置在所述第一芯片中,且与所述第二通孔和所述第一电路单元连接。所述第三电路单元被设置在所述第二芯片中,且与所述第一通孔连接。所述第一电路单元响应于第一控制信号而将其输出信号输出至所述第一通孔和所述第二电路单元中的一个。