公开(公告)号：CN1527380A

公开(公告)日：2004-09-08

申请号：CN200410033036.6

申请日：2004-01-27

Applicant: 海力士半导体有限公司

Inventor： 金成旭

IPC: H01L21/8238

CPC classification number: H01L21/82385 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823892

Abstract: 本发明公开了一种制造合并逻辑器件的方法，该方法通过利用逆向阱离子注入工艺形成双扩散漏极(DDD)结构的深结而简化了该工艺。该方法包括步骤：在半导体衬底上形成高压p型阱区；进行用以在逻辑区上形成逻辑p型阱区的离子注入和场终止离子注入；在高压p型阱区中形成逻辑阱区；在整个表面上形成高压栅氧化膜并进行阈值电压离子注入工艺；在逻辑区中形成逻辑栅氧化膜以及同时形成逻辑栅电极和高压栅电极；在逻辑区中形成逻辑LDD区和在栅电极的侧面上形成间隙壁；以及形成逻辑源极/漏极区、高压源极/漏极区和体偏压控制区。

公开(公告)号：CN107068661A

公开(公告)日：2017-08-18

申请号：CN201610828758.3

申请日：2012-03-08

Applicant: 海力士半导体有限公司

Inventor： 杨亨均 ,  李炯东 ,  权容技 ,  文英硕 ,  金成旭

IPC: H01L25/065 ,  H01L23/48

Abstract: 本发明提供一种半导体装置，包括扫描电路模块，所述扫描电路模块包括：接收部，所述接收部被配置为响应于第二控制信号而从设置在第一芯片中的另一个电路单元的输出信号和设置在第二芯片中的电路单元的输出信号中的一个来产生输出信号；以及输出部，所述输出部被配置为响应于第一控制信号而将所述接收部的输出信号输出至设置在所述第一芯片中的又一个电路单元和设置在第三芯片中的电路单元中的一个，其中，所述扫描电路模块被设置在所述第一芯片中。

公开(公告)号：CN107068661B

公开(公告)日：2019-08-20

申请号：CN201610828758.3

申请日：2012-03-08

Applicant: 海力士半导体有限公司

Inventor： 杨亨均 ,  李炯东 ,  权容技 ,  文英硕 ,  金成旭

IPC: H01L25/065 ,  H01L23/48

Abstract: 本发明提供一种半导体装置，包括扫描电路模块，所述扫描电路模块包括：接收部，所述接收部被配置为响应于第二控制信号而从设置在第一芯片中的另一个电路单元的输出信号和设置在第二芯片中的电路单元的输出信号中的一个来产生输出信号；以及输出部，所述输出部被配置为响应于第一控制信号而将所述接收部的输出信号输出至设置在所述第一芯片中的又一个电路单元和设置在第三芯片中的电路单元中的一个，其中，所述扫描电路模块被设置在所述第一芯片中。

公开(公告)号：CN103066066B

公开(公告)日：2017-03-01

申请号：CN201210059266.4

申请日：2012-03-08

Applicant: 海力士半导体有限公司

Inventor： 杨亨均 ,  李炯东 ,  权容技 ,  文英硕 ,  金成旭

IPC: H01L25/065 ,  H01L23/52

CPC classification number: H01L25/065 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，包括第一通孔和第二通孔、第一电路单元、第二电路单元、以及第三电路单元。所述第一通孔和第二通孔将第一芯片和第二芯片彼此电连接。所述第一电路单元被设置在所述第一芯片中，接收测试数据，且与所述第一通孔连接。所述第二电路单元被设置在所述第一芯片中，且与所述第二通孔和所述第一电路单元连接。所述第三电路单元被设置在所述第二芯片中，且与所述第一通孔连接。所述第一电路单元响应于第一控制信号而将其输出信号输出至所述第一通孔和所述第二电路单元中的一个。

公开(公告)号：CN103066066A

公开(公告)日：2013-04-24

申请号：CN201210059266.4

申请日：2012-03-08

Applicant: 海力士半导体有限公司

Inventor： 杨亨均 ,  李炯东 ,  权容技 ,  文英硕 ,  金成旭

IPC: H01L25/065 ,  H01L23/52

CPC classification number: H01L25/065 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，包括第一通孔和第二通孔、第一电路单元、第二电路单元、以及第三电路单元。所述第一通孔和第二通孔将第一芯片和第二芯片彼此电连接。所述第一电路单元被设置在所述第一芯片中，接收测试数据，且与所述第一通孔连接。所述第二电路单元被设置在所述第一芯片中，且与所述第二通孔和所述第一电路单元连接。所述第三电路单元被设置在所述第二芯片中，且与所述第一通孔连接。所述第一电路单元响应于第一控制信号而将其输出信号输出至所述第一通孔和所述第二电路单元中的一个。

公开(公告)号：CN102486930B

公开(公告)日：2016-06-22

申请号：CN201110263564.0

申请日：2011-09-07

Applicant: 海力士半导体有限公司

Inventor： 权容技 ,  李炯东 ,  文英硕 ,  杨亨均 ,  金成旭

IPC: G11C7/22

CPC classification number: G11C7/22 ,  G06F2213/0038 ,  G11C7/1063 ,  G11C7/1066 ,  G11C7/222 ,  G11C11/22

Abstract: 公开了一种半导体系统、半导体存储装置及输入/输出数据的方法。所述半导体系统包括控制器和存储装置，其中，控制器被配置为将时钟信号、数据输出命令、地址信号和第二选通信号传送至存储装置。存储装置被配置为响应于从控制器接收的时钟信号、数据输出命令、地址信号以及第二选通信号，与第二选通信号同步地将数据提供至控制器。

公开(公告)号：CN102486930A

公开(公告)日：2012-06-06

申请号：CN201110263564.0

申请日：2011-09-07

Applicant: 海力士半导体有限公司

Inventor： 权容技 ,  李炯东 ,  文英硕 ,  杨亨均 ,  金成旭

IPC: G11C7/22

CPC classification number: G11C7/22 ,  G06F2213/0038 ,  G11C7/1063 ,  G11C7/1066 ,  G11C7/222 ,  G11C11/22

Abstract: 本发明公开了一种半导体系统、半导体存储装置及输入/输出数据的方法。所述半导体系统包括控制器和存储装置，其中，控制器被配置为将时钟信号、数据输出命令、地址信号和第二选通信号传送至存储装置。存储装置被配置为响应于从控制器接收的时钟信号、数据输出命令、地址信号以及第二选通信号，与第二选通信号同步地将数据提供至控制器。