-
公开(公告)号：CN1983029B
公开(公告)日：2012-03-14
申请号：CN200610159600.8
申请日：1997-12-31
Applicant: 海力士半导体有限公司
CPC classification number: G03F7/0395 , C08F232/04 , G03F7/039
Abstract: 一种光致抗蚀剂，包括从双环烯衍生物、马来酸酐和/或碳酸亚乙烯酯制备的共聚物，其中共聚物分子量范围是3000-100000。该光致抗蚀剂可用于使用远紫外光作光源的亚微级平版印刷。除耐刻蚀性和耐热性高以外，该光致抗蚀剂具有良好粘附性并可在TMAH溶液中显影。
-
公开(公告)号：CN101335198B
公开(公告)日：2011-05-04
申请号：CN200810000431.2
申请日：2008-01-10
Applicant: 海力士半导体有限公司
IPC: H01L21/027 , G03F7/00 , G03F7/09
CPC classification number: H01L21/0276 , G03F7/091 , H01L21/0273 , H01L21/0338 , H01L21/31144
Abstract: 本发明公开一种形成半导体器件的精细图案的方法，包括：在底层上形成旋涂碳层；借助于第一蚀刻掩模图案来形成包括含硅聚合物的抗反射图案；借助于位于所述第一蚀刻掩模图案的元件之间的第二蚀刻掩模图案来形成包括含硅聚合物的光阻图案；以及借助于所述蚀刻掩模图案来蚀刻所述旋涂碳层，以减少处理步骤及制造成本，由此获得均一的图案构型。
-
公开(公告)号：CN101211775B
公开(公告)日：2010-08-18
申请号：CN200710111468.8
申请日：2007-06-25
Applicant: 海力士半导体有限公司
IPC: H01L21/308
CPC classification number: H01L21/0337 , H01L21/0338 , H01L21/31144
Abstract: 本发明公开一种形成半导体器件的精细图案的方法，包括：在半导体基板上形成第一硬掩模层；在所述第一硬掩模层上形成第二硬掩模层图案；在所述第二硬掩模层图案的侧壁上形成间隙壁；利用所述间隙壁和所述第二硬掩模层图案作为蚀刻掩模而选择性地蚀刻所述第一硬掩模层，以形成第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的第一绝缘膜；选择性地蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案，以形成第三硬掩模层图案；移除所述第一绝缘膜和所述间隙壁；以及利用所述第三硬掩模层图案作为蚀刻掩模而将所述半导体基板图案化，以形成精细图案。
-
公开(公告)号：CN1637601B
公开(公告)日：2010-05-26
申请号：CN200410104922.3
申请日：2004-12-24
Applicant: 海力士半导体有限公司
IPC: G03F7/11 , C08F8/00 , C08F16/34 , C08F216/14
CPC classification number: G03F7/091 , C08F8/00 , C08F216/34 , C08F2810/20 , C08F116/34
Abstract: 本发明披露一种用于有机抗反射涂层的交联聚合物，其可用于半导体器件制造过程中通过使用波长为194nm的ArF光源，改进有关用于光刻法的超细图案形成过程中形成的光刻胶图案的均匀性；一种包括该聚合物的有机抗反射涂层组合物；及一种使用该组合物形成光刻胶图案的方法。用于有机抗反射涂层的交联聚合物，其能够轻易地移除该有机抗反射涂层，其防止底部薄膜层的漫反射且消除由于光刻胶薄膜本身的厚度的改变所引起的驻波效应以使该光刻胶图案的均匀性增加，且同时增加该有机抗反射涂层的蚀刻速度，因而允许该有机抗反射涂层被轻易地移除；及一种含有该交联聚合物的有机抗反射涂层组合物。
-
公开(公告)号：CN101465282A
公开(公告)日：2009-06-24
申请号：CN200810180954.X
申请日：2008-11-20
Applicant: 海力士半导体有限公司
IPC: H01L21/00 , H01L21/02 , H01L21/033
Abstract: 本发明公开一种制造半导体器件的方法，所述方法包括：在具有底层结构的半导体基板上形成蚀刻目标层；在蚀刻目标层上形成第一掩模图案；在包括第一掩模图案的蚀刻目标层上形成具有均一厚度的间隔物材料层；在间隔物材料层的凹口区域上形成第二掩模图案；以及用第一掩模图案和第二掩模图案作为蚀刻掩模，对蚀刻目标层进行蚀刻，以形成精细图案。
-
Patent Agency Ranking
公开(公告)号：CN101211775A
公开(公告)日：2008-07-02
申请号：CN200710111468.8
申请日：2007-06-25
Applicant: 海力士半导体有限公司
IPC: H01L21/308
CPC classification number: H01L21/0337 , H01L21/0338 , H01L21/31144
Abstract: 本发明公开一种形成半导体器件的精细图案的方法，包括：在半导体基板上形成第一硬掩模层；在所述第一硬掩模层上形成第二硬掩模层图案；在所述第二硬掩模层图案的侧壁上形成间隙壁；利用所述间隙壁和所述第二硬掩模层图案作为蚀刻掩模而选择性地蚀刻所述第一硬掩模层，以形成第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的第一绝缘膜；选择性地蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案，以形成第三硬掩模层图案；移除所述第一绝缘膜和所述间隙壁；以及利用所述第三硬掩模层图案作为蚀刻掩模而将所述半导体基板图案化，以形成精细图案。
-
公开(公告)号：CN1916764A
公开(公告)日：2007-02-21
申请号：CN200510091951.5
申请日：2005-08-15
Applicant: 海力士半导体有限公司
CPC classification number: G03F7/091 , C09D5/32 , G03F7/0046 , G03F7/0048 , G03F7/0392 , Y10S438/952
Abstract: 本发明公开一种由下式1表示的顶部抗反射涂料聚合物，其中R1和R2独立地为氢、氟、甲基、或氟甲基；R3为C1－10烃或其中氢原子部分地由氟原子取代的C1－10烃；及表示各单体摩尔分数的a、b和c为0.05至0.9。因为使用式1的抗反射涂料聚合物形成的顶部抗反射涂层不溶于水中，其可应用于使用水作为光源介质的浸没式光刻。此外，因为该顶部抗反射涂层可减少来自下层的反射，其改良CD的均匀性，从而可形成超精细图案。
-
公开(公告)号：CN1637601A
公开(公告)日：2005-07-13
申请号：CN200410104922.3
申请日：2004-12-24
Applicant: 海力士半导体有限公司
CPC classification number: G03F7/091 , C08F8/00 , C08F216/34 , C08F2810/20 , C08F116/34
Abstract: 本发明披露一种用于有机抗反射涂层的交联聚合物，其可用于半导体器件制造过程中通过使用波长为194nm的ArF光源，改进有关用于光刻法的超细图案形成过程中形成的光刻胶图案的均匀性；一种包括该聚合物的有机抗反射涂层组合物；及一种使用该组合物形成光刻胶图案的方法。用于有机抗反射涂层的交联聚合物，其能够轻易地移除该有机抗反射涂层，其防止底部薄膜层的漫反射且消除由于光刻胶薄膜本身的厚度的改变所引起的驻波效应以使该光刻胶图案的均匀性增加，且同时增加该有机抗反射涂层的蚀刻速度，因而允许该有机抗反射涂层被轻易地移除；及一种含有该交联聚合物的有机抗反射涂层组合物。
-
公开(公告)号：CN101477948B
公开(公告)日：2010-10-13
申请号：CN200810134235.4
申请日：2008-07-23
Applicant: 海力士半导体有限公司
Inventor： 卜喆圭
IPC: H01L21/027 , H01L21/033
CPC classification number: H01L29/66666
Abstract: 本发明公开一种制造包括纵向晶体管的半导体器件的方法，该方法包括：在半导体基板上沉积n层(此处，n是在2至6范围内的整数)掩模薄膜；在所述n层掩模薄膜上形成光阻图案；使用所述光阻图案作为蚀刻掩模蚀刻所述掩模薄膜，直到第m层(此处，m＝n-1)掩模薄膜暴露出来而形成沟槽为止；将绝缘膜填充到所述沟槽中；移除所述绝缘膜周围的第n层掩模薄膜以形成绝缘膜图案；以及使用所述绝缘膜图案作为蚀刻掩模将剩余的m层掩模薄膜图案化，直到所述半导体基板暴露出来为止。
-
公开(公告)号：CN100595888C
公开(公告)日：2010-03-24
申请号：CN200710112493.8
申请日：2007-06-28
Applicant: 海力士半导体有限公司
IPC: H01L21/027 , H01L21/308 , H01L21/311 , H01L21/3213
CPC classification number: H01L21/0337 , H01L21/02115 , H01L21/0214 , H01L21/02282 , H01L21/02304 , H01L21/0338 , H01L21/3143 , H01L21/3146 , H01L21/3185
Abstract: 本发明公开一种用于形成半导体器件的精细图案的方法，包括：形成半导体基板上的第一硬掩模层和所述第一硬掩模层上的第二硬掩模层；利用线/距掩模作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层和所述第一硬掩模层，以形成第二硬掩模层图案和第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的绝缘膜；利用所述绝缘膜作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层图案及下面的第一硬掩模层图案，以形成覆盖第三硬掩模层图案的第四硬掩模层图案；移除所述绝缘膜和所述第四硬掩模层图案；利用所述第三硬掩模层图案作为蚀刻掩模将所述半导体基板图案化，以形成精细图案。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.034 seconds)
