公开(公告)号：CN102024803B

公开(公告)日：2013-06-19

申请号：CN201010287754.1

申请日：2010-09-17

Applicant: 株式会社东芝

Inventor： 中尾淳一 ,  福吉宽

IPC: H01L25/07 ,  H01L23/498

CPC classification number: H01L25/072 ,  H01L23/24 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明的实施方式的功率模块具有金属基底、陶瓷基板、半导体芯片、内包螺母的螺母夹、电极端子和外壳。陶瓷基板经由下部电极连接在金属基底上。半导体芯片被配置在陶瓷基板上。电极端子具有从一端朝另一端围住螺母夹的外周、且内部具备螺母夹的折弯部，而且具有从折弯部的所述一端向与折弯部垂直的方向延伸的第1连接部。该第1连接部经由上部电极而被配置在陶瓷基板的第1主面上，且与半导体芯片电连接。外壳以内包所述半导体芯片和所述电极端子的方式与金属基底接合。电极端子的折弯部的上端部经由开口部而在外壳的外部露出。

公开(公告)号：CN1253377A

公开(公告)日：2000-05-17

申请号：CN99123411.1

申请日：1999-11-04

Applicant: 株式会社东芝

Inventor： 田中明 ,  山本敦史 ,  草野贵史 ,  西村隆宣 ,  荒木浩二 ,  福吉宽 ,  石渡裕 ,  奥富功

IPC: H01L23/34 ,  H01L23/12 ,  H01L21/00

CPC classification number: H05K3/0061 ,  H01L23/3735 ,  H01L2924/0002 ,  H05K1/0306 ,  H05K3/341 ,  H01L2924/00

Abstract: 本发明公开了一种能够防止温度循环造成的焊料疲劳损伤并能够提高可靠性的模块式半导体器件。此模块式半导体器件具有绝缘陶瓷层1、连接于绝缘陶瓷层一个表面的第一导电层2、连接于绝缘陶瓷层另一个表面的第二导电层3、连接在第一导电层上的半导体元件、以及通过焊料6a连接在第二导电层上的导热底座7a,且导热底座的厚度tb对焊料的厚度ts的比率tb/ts在6.7—80的范围内。

公开(公告)号：CN102024803A

公开(公告)日：2011-04-20

申请号：CN201010287754.1

申请日：2010-09-17

Applicant: 株式会社东芝

Inventor： 中尾淳一 ,  福吉宽

IPC: H01L25/07 ,  H01L23/498

CPC classification number: H01L25/072 ,  H01L23/24 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明的实施方式的功率模块具有金属基底、陶瓷基板、半导体芯片、内包螺母的螺母夹、电极端子和外壳。陶瓷基板经由下部电极连接在金属基底上。半导体芯片被配置在陶瓷基板上。电极端子具有从一端朝另一端围住螺母夹的外周、且内部具备螺母夹的折弯部，而且具有从折弯部的所述一端向与折弯部垂直的方向延伸的第1连接部。该第1连接部经由上部电极而被配置在陶瓷基板的第1主面上，且与半导体芯片电连接。外壳以内包所述半导体芯片和所述电极端子的方式与金属基底接合。电极端子的折弯部的上端部经由开口部而在外壳的外部露出。

公开(公告)号：CN100359674C

公开(公告)日：2008-01-02

申请号：CN99123411.1

申请日：1999-11-04

Applicant: 株式会社东芝

Inventor： 田中明 ,  山本敦史 ,  草野贵史 ,  西村隆宣 ,  荒木浩二 ,  福吉宽 ,  石渡裕 ,  奥富功

IPC: H01L23/34 ,  H01L23/12

CPC classification number: H05K3/0061 ,  H01L23/3735 ,  H01L2924/0002 ,  H05K1/0306 ,  H05K3/341 ,  H01L2924/00

Abstract: 本发明公开了一种能够防止温度循环造成的焊料疲劳损伤并能够提高可靠性的模块式半导体器件。此模块式半导体器件具有绝缘陶瓷层1、连接于绝缘陶瓷层一个表面的第一导电层2、连接于绝缘陶瓷层另一个表面的第二导电层3、连接在第一导电层上的半导体元件、以及通过焊料6a连接在第二导电层上的导热底座7a，且导热底座的厚度tb对焊料的厚度ts的比率tb/ts在6.7-80的范围内。

公开(公告)号：CN1143382C

公开(公告)日：2004-03-24

申请号：CN99126109.7

申请日：1999-12-10

Applicant: 株式会社东芝

Inventor： 石渡裕 ,  永田晃则 ,  清水敏夫 ,  平本裕行 ,  谷口安彦 ,  荒木浩二 ,  福吉宽 ,  小森田裕

IPC: H01L23/15 ,  H05K3/40 ,  H05K1/00

CPC classification number: H05K1/0256 ,  H01L23/34 ,  H01L23/49822 ,  H01L23/562 ,  H01L24/48 ,  H01L2224/05599 ,  H01L2224/48137 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/16152 ,  H01L2924/181 ,  H05K1/0306 ,  H05K2201/09145 ,  Y10S428/901 ,  Y10T29/49121 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49165 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 一种绝缘衬底(1)，包括：互相叠置的绝缘陶瓷层(2、3)、由与陶瓷层材料不同的材料构成并位于互相邻接的陶瓷层之间以将它们接合在一起的中间层(4)、与陶瓷层中的顶层的顶面接合的第一导电层(5)；以及与陶瓷层中的底层的底面接合的第二导电层(6)。即使陶瓷层中的任何一个具有低于设计强度的强度并由于例如热应力而引发裂纹，其余的陶瓷层也能够确保绝缘衬底的规定击穿电压。

公开(公告)号：CN104078454A

公开(公告)日：2014-10-01

申请号：CN201310491324.5

申请日：2013-09-09

Applicant: 株式会社东芝

Inventor： 福吉宽 ,  中尾淳一 ,  远藤佳纪 ,  三宅英太郎

IPC: H01L25/07 ,  H01L23/31

CPC classification number: H01L23/34 ,  H01L23/049 ,  H01L23/24 ,  H01L23/3735 ,  H01L23/4006 ,  H01L24/34 ,  H01L24/37 ,  H01L24/40 ,  H01L25/072 ,  H01L2224/371 ,  H01L2224/4007 ,  H01L2224/40095 ,  H01L2224/40225 ,  H01L2224/48091 ,  H01L2224/73221 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/84801 ,  H01L2224/8485 ,  H01L2224/8592 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本实施例的一方面，提供一种半导体器件，包括绝缘基板、设置在绝缘基板上的至少一个半导体芯片、包括电连接到半导体芯片的连接部的接线端子、包围半导体芯片和连接部的包围框架、设置在包置框架中覆盖半导体芯片和连接部的嵌入材料，以及设置在嵌入材料的表面上的按压单元。

公开(公告)号：CN103021979A

公开(公告)日：2013-04-03

申请号：CN201210057523.0

申请日：2012-03-07

Applicant: 株式会社东芝

Inventor： 中尾淳一 ,  福吉宽

IPC: H01L23/48

CPC classification number: H01L23/049 ,  H01L23/10 ,  H01L23/24 ,  H01L23/3735 ,  H01L23/49811 ,  H01L23/49844 ,  H01L24/33 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/072 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/371 ,  H01L2224/37124 ,  H01L2224/37147 ,  H01L2224/40095 ,  H01L2224/40225 ,  H01L2224/40491 ,  H01L2224/40991 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48227 ,  H01L2224/4846 ,  H01L2224/48472 ,  H01L2224/49111 ,  H01L2224/49175 ,  H01L2224/73221 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/84801 ,  H01L2924/01047 ,  H01L2924/1203 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15787 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明的实施方式的半导体装置，具备第1半导体芯片、缓冲体和终端导线。第1半导体芯片具有第1电极和设于第1电极的相反侧的第2电极，在第1电极与第2电极之间流动电流。缓冲体，具有与第2电极电气性连接的下部金属箔、经由下部金属箔设于第2电极上的陶瓷片、设于陶瓷片的下部金属箔的相反侧并与下部金属箔电气性连接的上部金属箔。终端导线的一端设于上部金属箔上，与上部金属箔电气性连接。

公开(公告)号：CN1256514A

公开(公告)日：2000-06-14

申请号：CN99126109.7

申请日：1999-12-10

Applicant: 株式会社东芝

Inventor： 石渡裕 ,  永田晃则 ,  清水敏夫 ,  平本裕行 ,  谷口安彦 ,  荒木浩二 ,  福吉宽 ,  小森田裕

IPC: H01L23/15 ,  H01B3/12

CPC classification number: H05K1/0256 ,  H01L23/34 ,  H01L23/49822 ,  H01L23/562 ,  H01L24/48 ,  H01L2224/05599 ,  H01L2224/48137 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/16152 ,  H01L2924/181 ,  H05K1/0306 ,  H05K2201/09145 ,  Y10S428/901 ,  Y10T29/49121 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49165 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 一种绝缘衬底(1),包括:互相叠置的绝缘陶瓷层(2、3)、由与陶瓷层材料不同的材料构成并位于互相邻接的陶瓷层之间以将它们接合在一起的中间层(4)、与陶瓷层中的顶层的顶面接合的第一导电层(5);以及与陶瓷层中的底层的底面接合的第二导电层(6)。即使陶瓷层中的任何一个具有低于设计强度的强度并由于例如热应力而引发裂纹,其余的陶瓷层也能够确保绝缘衬底的规定击穿电压。