3D DRAM结构和制造方法
    1.
    发明公开

    公开(公告)号:CN115088073A

    公开(公告)日:2022-09-20

    申请号:CN202180013738.X

    申请日:2021-01-27

    Abstract: 描述了并入桥接的字线的存储器装置。所述存储器装置包括:多个有源区域,所述多个有源区域沿着第一方向、第二方向、和第三方向隔开。多个导电层被布置为使得至少一个导电层沿着所述第三方向与所述有源区域的每一者的至少一侧相邻。导电桥接器沿着所述第二方向延伸以将所述导电层的每一者连接到一个或更多个相邻的导电层。一些实施方式包括集成的蚀刻终止层。也描述了形成堆叠的存储器装置的方法。

    用于3D存储器的选择栅极结构及制造方法

    公开(公告)号:CN117716802A

    公开(公告)日:2024-03-15

    申请号:CN202280051638.0

    申请日:2022-08-03

    Abstract: 描述一种半导体存储器器件及制造方法。半导体存储器器件包括存储器阵列,其包括至少一个漏极选择栅极(SGD)晶体管及至少一个存储器晶体管,该存储器阵列具有至少一个搭接区域及至少一个搭接接触件,搭接接触件将漏极选择栅极(SGD)晶体管连接至搭接线。

    基板制造的方法和设备
    7.
    发明公开

    公开(公告)号:CN113016059A

    公开(公告)日:2021-06-22

    申请号:CN201980074920.9

    申请日:2019-10-02

    Abstract: 本文提供基板制造的方法和设备。例如,所述设备可包括群集工具,其包括真空传送模块(VTM),其配置为在真空条件下接收具有多晶硅插塞(多晶插塞)的硅基板,且在不中断真空的情况下将基板传送至多个处理腔室和从多个处理腔室传送基板,每一处理腔室独立地连接至VTM,以在基板上执行多个DRAM位线工艺中的对应一个,多个处理腔室包括:预清洁腔室,其配置为从基板的表面移除原生氧化物;阻挡金属沉积腔室,其配置为在硅基板上的多晶插塞的表面上沉积阻挡金属;阻挡层沉积腔室,其配置为在阻挡金属的表面上沉积至少一种材料;位线金属沉积腔室,其配置为在阻挡层的表面上沉积至少一种材料;和硬掩模沉积腔室,其配置为在位线金属的表面上沉积至少一种材料。

    氟掺杂的含硅材料
    9.
    发明公开

    公开(公告)号:CN119856246A

    公开(公告)日:2025-04-18

    申请号:CN202380063987.9

    申请日:2023-09-08

    Abstract: 示例性半导体处理方法可包括:将一种或多种沉积前驱物提供至半导体处理腔室的处理区域。所述方法可包括:使容纳在处理区域中的基板与一种或多种沉积前驱物接触。所述方法可包括:在基板上形成含硅材料。所述方法可包括:将含氟前驱物提供至半导体处理腔室的处理区域。所述方法可包括:使基板上的含硅材料与含氟前驱物接触,以形成氟处理的含硅材料。所述方法可包括:使氟处理的含硅材料与氩或二原子氮的等离子体流出物接触。

Patent Agency Ranking