公开(公告)号：CN117044420A

公开(公告)日：2023-11-10

申请号：CN202280018187.0

申请日：2022-02-28

Applicant: 应用材料公司

Inventor： 弗雷德里克·大卫·费什伯恩 ,  阿文德·库玛 ,  索尼·瓦吉斯 ,  姜昌锡 ,  姜声官 ,  北岛知彦

IPC: H10B12/00

Abstract: 公开了用于形成三维动态随机存取存储器(3D DRAM)结构的方法，这些方法利用高深宽比孔的栅格图案来形成3D DRAM的后续特征。该方法可包括使用异质外延处理在基板上沉积结晶硅(c‑Si)和结晶硅锗(c‑SiGe)的交替层，并在该基板中HAR蚀刻孔图案。这些孔被配置为提供化学通路来横向蚀刻或沉积材料，以形成3D DRAM特征，而不需要随后对孔进行HAR蚀刻来形成3D DRAM特征。

公开(公告)号：CN118339940A

公开(公告)日：2024-07-12

申请号：CN202280073978.3

申请日：2022-09-12

Applicant: 应用材料公司

Inventor： 姜昌锡 ,  李吉镛 ,  弗雷德·费什伯恩 ,  北岛知彦 ,  姜声官 ,  索尼·瓦吉斯

IPC: H10B41/30 ,  H10B41/50 ,  H10B43/30 ,  H10B43/50 ,  H10B12/00

Abstract: 描述了用于形成三维(3D)存储器结构的半导体制造工艺及具有三维存储器结构的半导体装置。三维存储器结构包含具有L形导电层的存储器单元层，其中每一层的L形导电层耦接至设置在顶层或最上层上方的金属线，以使得每一层中的存储器单元可经耦合至控制电路系统。

公开(公告)号：CN117204133A

公开(公告)日：2023-12-08

申请号：CN202280030271.4

申请日：2022-04-21

Applicant: 应用材料公司

Inventor： 索尼·瓦吉斯 ,  弗雷德里克·大卫·费什伯恩

IPC: H10B12/00

Abstract: 本文提供了形成三维动态随机存取存储器(3D DRAM)结构的方法。在一些实施方式中，一种形成3D DRAM结构的方法包括：在包括与多个晶体硅锗(c‑SiGe)层交替的多个晶体硅(c‑Si)层的第一堆叠中形成至少一个字线特征，其中该字线特征包括：竖直蚀刻第一孔图案；用硅锗填料填充该第一孔图案；穿过该第一堆叠竖直蚀刻多个隔离狭槽；用介电材料填充该多个隔离狭槽，以在该硅锗填料之间形成隔离层；蚀刻该硅锗填料和该多个c‑SiGe层以形成包括该多个c‑Si层的部分的多个栅极硅沟道；以及沉积围绕在该多个栅极硅沟道周围的导电材料层。

公开(公告)号：CN117223088A

公开(公告)日：2023-12-12

申请号：CN202280031508.0

申请日：2022-04-27

Applicant: 应用材料公司

Inventor： 普拉迪普·K·苏布拉满颜 ,  肖恩·S·康 ,  索尼·瓦吉斯

IPC: H01L21/302

Abstract: 提供减少半导体晶片的应力的方法。独立晶片的晶片图是使用计量工具产生的。随后，使用空间频率标度将晶片图转换为功率谱密度(PSD)。然后，弯曲的基本分量用沉积在晶片背侧上的均匀膜(例如氮化硅(SiN))进行补偿。