-
公开(公告)号：CN118339940A
公开(公告)日：2024-07-12
申请号：CN202280073978.3
申请日：2022-09-12
Applicant: 应用材料公司
Abstract: 描述了用于形成三维(3D)存储器结构的半导体制造工艺及具有三维存储器结构的半导体装置。三维存储器结构包含具有L形导电层的存储器单元层，其中每一层的L形导电层耦接至设置在顶层或最上层上方的金属线，以使得每一层中的存储器单元可经耦合至控制电路系统。
-
公开(公告)号：CN116058095A
公开(公告)日：2023-05-02
申请号：CN202180039618.7
申请日：2021-06-15
Applicant: 应用材料公司
Inventor： 姜昌锡 , 北岛智彦 , 米哈拉·A·巴尔萨努
IPC: H10B43/27 , H10B43/50 , H10B43/35 , H01L21/8234 , H01L21/28 , H01L29/66 , H01L29/792 , H01L21/67
Abstract: 描述了选择性沉积氮化硅(SiN)陷阱层以形成存储器器件。牺牲层用于选择性沉积以允许选择性陷阱层沉积。此陷阱层由包括牺牲层的模具的沉积、存储器孔(MH)图案化、自MH侧的牺牲层凹陷、在此凹陷的一侧上形成沉积赋能层(DEL)及陷阱层的选择性沉积来形成。自狭缝图案开口去除此牺牲层之后，此沉积赋能层(DEL)转化为氧化物以用作阻挡氧化物。
-
-
公开(公告)号：CN116941339A
公开(公告)日：2023-10-24
申请号：CN202280019364.7
申请日：2022-03-30
Applicant: 应用材料公司
IPC: H10B43/35
Abstract: 描述一种存储器串，其包括至少一个漏极选择栅极(SGD)晶体管及在延伸穿过基板上的存储器堆叠的垂直孔中的至少一个存储器晶体管。存储器堆叠包括交替的字线及介电材料。存在至少一个漏极选择栅极(SGD)晶体管，其在延伸穿过存储器堆叠的第一垂直孔中，漏极选择栅极(SGD)晶体管包括第一栅极材料。至少一个存储器晶体管在延伸穿过存储器堆叠的第二垂直孔中，至少一个存储器晶体管包括与第一栅极材料不同的第二栅极材料。
-
公开(公告)号：CN115088073A
公开(公告)日：2022-09-20
申请号：CN202180013738.X
申请日：2021-01-27
Applicant: 应用材料公司
IPC: H01L27/108 , H01L49/02
Abstract: 描述了并入桥接的字线的存储器装置。所述存储器装置包括：多个有源区域，所述多个有源区域沿着第一方向、第二方向、和第三方向隔开。多个导电层被布置为使得至少一个导电层沿着所述第三方向与所述有源区域的每一者的至少一侧相邻。导电桥接器沿着所述第二方向延伸以将所述导电层的每一者连接到一个或更多个相邻的导电层。一些实施方式包括集成的蚀刻终止层。也描述了形成堆叠的存储器装置的方法。
-
Patent Agency Ranking
-
公开(公告)号：CN119256636A
公开(公告)日：2025-01-03
申请号：CN202380040358.4
申请日：2023-05-04
Applicant: 应用材料公司
IPC: H10B12/00
Abstract: 描述具有阵列区域及邻近阵列区域的延伸区域的存储器装置。阵列区域包括竖直地堆叠的至少两个单位单元。延伸区域包括存储器堆叠及多个字线触点。存储器堆叠包含至少一个导电层、半导体层、及绝缘层的交替层。多个字线触点穿过存储器堆叠延伸到至少一个导电层。多个字线触点的每一者具有的高度与相邻字线触点的高度不同。多个字线触点的每一者在顶表面上具有金属化层。描述形成存储器装置的方法。
-
-
-
公开(公告)号：CN117044420A
公开(公告)日：2023-11-10
申请号：CN202280018187.0
申请日：2022-02-28
Applicant: 应用材料公司
IPC: H10B12/00
Abstract: 公开了用于形成三维动态随机存取存储器(3D DRAM)结构的方法，这些方法利用高深宽比孔的栅格图案来形成3D DRAM的后续特征。该方法可包括使用异质外延处理在基板上沉积结晶硅(c‑Si)和结晶硅锗(c‑SiGe)的交替层，并在该基板中HAR蚀刻孔图案。这些孔被配置为提供化学通路来横向蚀刻或沉积材料，以形成3D DRAM特征，而不需要随后对孔进行HAR蚀刻来形成3D DRAM特征。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.02 seconds)
