公开(公告)号：CN113169176A

公开(公告)日：2021-07-23

申请号：CN201980080402.8

申请日：2019-10-18

Applicant: 应用材料公司

Inventor： 姜昌硕 ,  北岛智彦

IPC: H01L27/11551 ,  H01L27/11524 ,  H01L27/06 ,  H01L21/02 ,  H01L21/768 ,  H01L21/762

Abstract: 本公开内容的实施方式提供一种用于形成具有精确轮廓和尺寸控制的阶梯状结构的设备和方法，用于制造三维(3D)堆叠的存储单元半导体装置。在一个实施方式中，一种存储单元装置包括：膜堆叠，所述膜堆叠包括在基板上水平地形成的交替对的介电层和导电结构；和开口，所述开口形成在膜堆叠中，其中开口填充有金属介电层、多层结构和中心填充层，其中开口中的金属介电层与导电结构界面连接。

公开(公告)号：CN116058095A

公开(公告)日：2023-05-02

申请号：CN202180039618.7

申请日：2021-06-15

Applicant: 应用材料公司

Inventor： 姜昌锡 ,  北岛智彦 ,  米哈拉·A·巴尔萨努

IPC: H10B43/27 ,  H10B43/50 ,  H10B43/35 ,  H01L21/8234 ,  H01L21/28 ,  H01L29/66 ,  H01L29/792 ,  H01L21/67

Abstract: 描述了选择性沉积氮化硅(SiN)陷阱层以形成存储器器件。牺牲层用于选择性沉积以允许选择性陷阱层沉积。此陷阱层由包括牺牲层的模具的沉积、存储器孔(MH)图案化、自MH侧的牺牲层凹陷、在此凹陷的一侧上形成沉积赋能层(DEL)及陷阱层的选择性沉积来形成。自狭缝图案开口去除此牺牲层之后，此沉积赋能层(DEL)转化为氧化物以用作阻挡氧化物。

公开(公告)号：CN118285162A

公开(公告)日：2024-07-02

申请号：CN202280077323.3

申请日：2022-11-18

Applicant: 应用材料公司

Inventor： 姜昌硕 ,  北岛智彦 ,  李吉镛 ,  B·普拉纳瑟提哈兰 ,  穆昆德·斯里尼瓦桑

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50

Abstract: 描述一种存储器元件，其包括形成在延伸穿过基板上的存储器堆叠的存储器孔周围的多个存储器单元。该多个存储器单元中的每个存储器单元包括分立的阻挡氧化物层、电荷俘获层及隧穿氧化物层。该阻挡氧化物层在该多个存储器单元中的每个存储器单元之间为分立的。隧穿氧化物层在该多个存储器单元中的各个存储器单元之间为连续的，并且该电荷俘获层在该多个存储器单元中的各个存储器单元之间为分立的。该电荷俘获层具有在顶部部分上的第一厚度及在中心部分上的第二厚度，该第一厚度与该第二厚度不同。