公开(公告)号：CN111244173A

公开(公告)日：2020-06-05

申请号：CN201911194501.7

申请日：2019-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  谢文兴 ,  陈文园 ,  何炯煦 ,  李松柏 ,  田博仁

IPC: H01L29/775 ,  H01L29/78 ,  H01L29/167 ,  H01L21/335 ,  H01L21/336 ,  B82Y10/00

Abstract: 半导体器件包括沟道区域、与沟道区域相邻的源极/漏极区域和源极/漏极外延层。该源极/漏极外延层包括外延形成在源极/漏极区域上的第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层。该第一外延层包括选自由SiAs层、SiC层和SiCP层组成的组中的至少一个。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN104425567B

公开(公告)日：2017-07-11

申请号：CN201410320227.4

申请日：2014-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖盈杰 ,  杨汉威 ,  赖振群 ,  郭康民 ,  田博仁

IPC: H01L29/06 ,  H01L23/528 ,  H01L21/336 ,  H01L21/768

CPC classification number: H01L23/3171 ,  H01L21/76802 ,  H01L21/76804 ,  H01L21/76877 ,  H01L23/291 ,  H01L23/3192 ,  H01L23/481 ,  H01L23/4824 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53228 ,  H01L23/564 ,  H01L29/401 ,  H01L29/41 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种具有提高的钝化完整性的半导体器件。该器件包括衬底、第一层和金属层。第一层形成在衬底上方。第一层包括通孔开口和邻近通孔开口的锥形部分。金属层形成在第一层的通孔开口和锥形部分上方。金属层基本没有间隙和空隙。本发明还提供了提高钝化完整性的方法。

公开(公告)号：CN104425567A

公开(公告)日：2015-03-18

申请号：CN201410320227.4

申请日：2014-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖盈杰 ,  杨汉威 ,  赖振群 ,  郭康民 ,  田博仁

IPC: H01L29/06 ,  H01L23/528 ,  H01L21/336 ,  H01L21/768

CPC classification number: H01L23/3171 ,  H01L21/76802 ,  H01L21/76804 ,  H01L21/76877 ,  H01L23/291 ,  H01L23/3192 ,  H01L23/481 ,  H01L23/4824 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53228 ,  H01L23/564 ,  H01L29/401 ,  H01L29/41 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种具有提高的钝化完整性的半导体器件。该器件包括衬底、第一层和金属层。第一层形成在衬底上方。第一层包括通孔开口和邻近通孔开口的锥形部分。金属层形成在第一层的通孔开口和锥形部分上方。金属层基本没有间隙和空隙。本发明还提供了提高钝化完整性的方法。

公开(公告)号：CN111261716B

公开(公告)日：2024-01-30

申请号：CN201911204429.1

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  蔡婷 ,  洪崇玮 ,  陈荣挺 ,  赖盈桦 ,  李松柏 ,  田博仁

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08

Abstract: 一种半导体器件包括沟道区以及与沟道区相邻的源极/漏极区。源极/漏极区包括第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层，并且第一外延层由SiAs制成。本发明的实施例还涉及半导体器件的制造方法。

公开(公告)号：CN111128888A

公开(公告)日：2020-05-08

申请号：CN201911052164.8

申请日：2019-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  陈文园 ,  谢文兴 ,  许一如 ,  何炯煦 ,  李松柏 ,  田博仁

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 一种制造半导体器件的方法，在半导体衬底上方形成多个鳍结构。鳍结构沿着第一方向延伸并且在与第一方向交叉的第二方向上布置。在鳍结构上方形成在第二方向上延伸的多个牺牲栅极结构。在相邻的牺牲栅极结构之间的多个鳍结构上方形成层间介电层。通过沿着第二方向形成栅极端部间隔，将牺牲栅极结构切割成多个牺牲栅极结构。通过用两种或多种介电材料填充栅极端部间隔来形成栅极分隔插塞。两种或多种介电材料包括第一层和形成在第一层上的第二层，并且第二层的介电常数小于第一层的介电常数。本发明的实施例还涉及半导体器件。

公开(公告)号：CN111244173B

公开(公告)日：2023-12-22

申请号：CN201911194501.7

申请日：2019-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  谢文兴 ,  陈文园 ,  何炯煦 ,  李松柏 ,  田博仁

IPC: H01L29/775 ,  H01L29/78 ,  H01L29/167 ,  H01L21/335 ,  H01L21/336 ,  B82Y10/00

Abstract: 半导体器件包括沟道区域、与沟道区域相邻的源极/漏极区域和源极/漏极外延层。该源极/漏极外延层包括外延形成在源极/漏极区域上的第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层。该第一外延层包括选自由SiAs层、SiC层和SiCP层组成的组中的至少一个。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN104425613B

公开(公告)日：2019-03-15

申请号：CN201410339031.X

申请日：2014-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宗育 ,  陈光鑫 ,  田博仁 ,  张宗生

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明提供了多高度半导体结构。一种或多种半导体布置以及用于形成这种半导体布置的技术。在衬底上方形成诸如多晶硅层或层间介电(ILD)层的层。在该层上方形成光刻胶掩模。光刻胶掩模包括层的目标区上方的开口区，而且包括层的第二区上方的保护区。通过开口区实施蚀刻工艺，由于保护区防止蚀刻工艺影响第二区中的层，所以相对于第二区中的层的高度，降低了目标区中的层的高度。在目标区中形成具有第一高度的第一结构。在第二区中形成具有第二高度的第二结构，第二高度大于第一高度。

公开(公告)号：CN104253107B

公开(公告)日：2017-04-12

申请号：CN201410299912.3

申请日：2014-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖振群 ,  郭康民 ,  彭彦明 ,  郭国权 ,  杨汉威 ,  林怡瑞 ,  张晋嘉 ,  廖盈杰 ,  许哲嘉 ,  田博仁

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0223 ,  H01L21/02255 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/306 ,  H01L21/32136 ,  H01L21/563 ,  H01L21/76202 ,  H01L21/76224 ,  H01L23/3171 ,  H01L29/0649 ,  H01L29/167 ,  H01L29/66477 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种具有金属熔丝的半导体器件。金属熔丝连接电部件(例如，晶体管)和现有的接地的伪部件。金属熔丝的保护可以设计为起始于金属化形成工艺的开始阶段。接地的伪部件在整个后段制程工艺期间为等离子体充电提供至地面的路径。金属熔丝是与二极管(电路级保护)相反的工艺级保护。作为工艺级保护，金属熔丝保护随后形成的电路。此外，不同于已经实施的内部伪图案，金属熔丝在芯片中不需要额外的有源区。本发明还提供了一种制造半导体器件的方法。

公开(公告)号：CN104752503A

公开(公告)日：2015-07-01

申请号：CN201410099929.4

申请日：2014-03-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宗育 ,  林忠伟 ,  陈光鑫 ,  田博仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/76237 ,  H01L21/2636 ,  H01L21/266 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31155 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了用于形成半导体器件的方法的实施例。该半导体器件包括：通过第一隔离结构部分地环绕的第一鳍，并且该第一鳍伸出穿过第一隔离结构的顶面。半导体器件还包括：被通过第二隔离结构部分地环绕的第二鳍，并且该第二鳍伸出穿过第二隔离结构的顶面。第一隔离结构的顶面高于第二隔离结构的顶面，从而使第二鳍的高度高于第一鳍的高度。第二隔离结构的掺杂剂浓度大于第一隔离结构的掺杂剂浓度。本发明还提供了用于形成具有不同鳍高度的FINFET的方法。

公开(公告)号：CN111128888B

公开(公告)日：2023-01-06

申请号：CN201911052164.8

申请日：2019-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  陈文园 ,  谢文兴 ,  许一如 ,  何炯煦 ,  李松柏 ,  田博仁

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 一种制造半导体器件的方法，在半导体衬底上方形成多个鳍结构。鳍结构沿着第一方向延伸并且在与第一方向交叉的第二方向上布置。在鳍结构上方形成在第二方向上延伸的多个牺牲栅极结构。在相邻的牺牲栅极结构之间的多个鳍结构上方形成层间介电层。通过沿着第二方向形成栅极端部间隔，将牺牲栅极结构切割成多个牺牲栅极结构。通过用两种或多种介电材料填充栅极端部间隔来形成栅极分隔插塞。两种或多种介电材料包括第一层和形成在第一层上的第二层，并且第二层的介电常数小于第一层的介电常数。本发明的实施例还涉及半导体器件。