公开(公告)号：CN105006434A

公开(公告)日：2015-10-28

申请号：CN201410386121.4

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  陈荣挺 ,  王泰元

IPC: H01L21/336

CPC classification number: H01L29/1033 ,  H01L21/02532 ,  H01L21/30608 ,  H01L21/823807 ,  H01L27/092 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/105 ,  H01L29/161 ,  H01L29/165 ,  H01L29/24 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/7848

Abstract: 本发明公开一种制造具有无掺杂沟道的MOSFET的方法。所述方法包括：在衬底上制造具有伪多晶硅栅极、伪层间(IL)氧化物和掺杂沟道的半导体结构。所述方法还包括去除伪多晶硅栅极和伪IL氧化物以暴露掺杂沟道、从衬底上的区域去除掺杂沟道、在衬底上的上述区域处形成用于半导体结构的无掺杂沟道、以及形成用于半导体结构的金属栅极。去除伪多晶硅栅极可包括干法和湿法蚀刻操作。去除伪IL氧化物可包括干法蚀刻操作。去除掺杂沟道可包括对衬底进行各向异性蚀刻操作。形成无掺杂沟道可包括采用外延工艺以生长无掺杂沟道。所述方法还可包括在无掺杂沟道上方生长IL氧化物。

公开(公告)号：CN111261716B

公开(公告)日：2024-01-30

申请号：CN201911204429.1

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  蔡婷 ,  洪崇玮 ,  陈荣挺 ,  赖盈桦 ,  李松柏 ,  田博仁

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08

Abstract: 一种半导体器件包括沟道区以及与沟道区相邻的源极/漏极区。源极/漏极区包括第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层，并且第一外延层由SiAs制成。本发明的实施例还涉及半导体器件的制造方法。

公开(公告)号：CN111261716A

公开(公告)日：2020-06-09

申请号：CN201911204429.1

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  蔡婷 ,  洪崇玮 ,  陈荣挺 ,  赖盈桦 ,  李松柏 ,  田博仁

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08

Abstract: 一种半导体器件包括沟道区以及与沟道区相邻的源极/漏极区。源极/漏极区包括第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层，并且第一外延层由SiAs制成。本发明的实施例还涉及半导体器件的制造方法。

公开(公告)号：CN112670244B

公开(公告)日：2025-01-17

申请号：CN202011547817.2

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  陈荣挺 ,  王泰元

IPC: H10D84/03 ,  H10D84/85

Abstract: 本发明公开一种制造具有无掺杂沟道的MOSFET的方法。所述方法包括：在衬底上制造具有伪多晶硅栅极、伪层间(IL)氧化物和掺杂沟道的半导体结构。所述方法还包括去除伪多晶硅栅极和伪IL氧化物以暴露掺杂沟道、从衬底上的区域去除掺杂沟道、在衬底上的上述区域处形成用于半导体结构的无掺杂沟道、以及形成用于半导体结构的金属栅极。去除伪多晶硅栅极可包括干法和湿法蚀刻操作。去除伪IL氧化物可包括干法蚀刻操作。去除掺杂沟道可包括对衬底进行各向异性蚀刻操作。形成无掺杂沟道可包括采用外延工艺以生长无掺杂沟道。所述方法还可包括在无掺杂沟道上方生长IL氧化物。

公开(公告)号：CN112670244A

公开(公告)日：2021-04-16

申请号：CN202011547817.2

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  陈荣挺 ,  王泰元

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明公开一种制造具有无掺杂沟道的MOSFET的方法。所述方法包括：在衬底上制造具有伪多晶硅栅极、伪层间(IL)氧化物和掺杂沟道的半导体结构。所述方法还包括去除伪多晶硅栅极和伪IL氧化物以暴露掺杂沟道、从衬底上的区域去除掺杂沟道、在衬底上的上述区域处形成用于半导体结构的无掺杂沟道、以及形成用于半导体结构的金属栅极。去除伪多晶硅栅极可包括干法和湿法蚀刻操作。去除伪IL氧化物可包括干法蚀刻操作。去除掺杂沟道可包括对衬底进行各向异性蚀刻操作。形成无掺杂沟道可包括采用外延工艺以生长无掺杂沟道。所述方法还可包括在无掺杂沟道上方生长IL氧化物。