公开(公告)号：CN111261716B

公开(公告)日：2024-01-30

申请号：CN201911204429.1

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  蔡婷 ,  洪崇玮 ,  陈荣挺 ,  赖盈桦 ,  李松柏 ,  田博仁

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08

Abstract: 一种半导体器件包括沟道区以及与沟道区相邻的源极/漏极区。源极/漏极区包括第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层，并且第一外延层由SiAs制成。本发明的实施例还涉及半导体器件的制造方法。

公开(公告)号：CN111261716A

公开(公告)日：2020-06-09

申请号：CN201911204429.1

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  蔡婷 ,  洪崇玮 ,  陈荣挺 ,  赖盈桦 ,  李松柏 ,  田博仁

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08

Abstract: 一种半导体器件包括沟道区以及与沟道区相邻的源极/漏极区。源极/漏极区包括第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层，并且第一外延层由SiAs制成。本发明的实施例还涉及半导体器件的制造方法。