公开(公告)号：CN111244173B

公开(公告)日：2023-12-22

申请号：CN201911194501.7

申请日：2019-11-28

申请人： 台湾积体电路制造股份有限公司

发明人： 彭成毅 ,  谢文兴 ,  陈文园 ,  何炯煦 ,  李松柏 ,  田博仁

IPC分类号： H01L29/775 ,  H01L29/78 ,  H01L29/167 ,  H01L21/335 ,  H01L21/336 ,  B82Y10/00

摘要： 半导体器件包括沟道区域、与沟道区域相邻的源极/漏极区域和源极/漏极外延层。该源极/漏极外延层包括外延形成在源极/漏极区域上的第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层。该第一外延层包括选自由SiAs层、SiC层和SiCP层组成的组中的至少一个。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN111128888A

公开(公告)日：2020-05-08

申请号：CN201911052164.8

申请日：2019-10-31

申请人： 台湾积体电路制造股份有限公司

发明人： 彭成毅 ,  陈文园 ,  谢文兴 ,  许一如 ,  何炯煦 ,  李松柏 ,  田博仁

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

摘要： 一种制造半导体器件的方法，在半导体衬底上方形成多个鳍结构。鳍结构沿着第一方向延伸并且在与第一方向交叉的第二方向上布置。在鳍结构上方形成在第二方向上延伸的多个牺牲栅极结构。在相邻的牺牲栅极结构之间的多个鳍结构上方形成层间介电层。通过沿着第二方向形成栅极端部间隔，将牺牲栅极结构切割成多个牺牲栅极结构。通过用两种或多种介电材料填充栅极端部间隔来形成栅极分隔插塞。两种或多种介电材料包括第一层和形成在第一层上的第二层，并且第二层的介电常数小于第一层的介电常数。本发明的实施例还涉及半导体器件。

公开(公告)号：CN111244173A

公开(公告)日：2020-06-05

申请号：CN201911194501.7

申请日：2019-11-28

申请人： 台湾积体电路制造股份有限公司

发明人： 彭成毅 ,  谢文兴 ,  陈文园 ,  何炯煦 ,  李松柏 ,  田博仁

IPC分类号： H01L29/775 ,  H01L29/78 ,  H01L29/167 ,  H01L21/335 ,  H01L21/336 ,  B82Y10/00

摘要： 半导体器件包括沟道区域、与沟道区域相邻的源极/漏极区域和源极/漏极外延层。该源极/漏极外延层包括外延形成在源极/漏极区域上的第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层。该第一外延层包括选自由SiAs层、SiC层和SiCP层组成的组中的至少一个。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN102468240B

公开(公告)日：2016-01-20

申请号：CN201110243091.8

申请日：2011-08-22

申请人： 台湾积体电路制造股份有限公司

发明人： 吴志强 ,  许义明 ,  余宗兴 ,  程冠伦 ,  曹志彬 ,  陈文园 ,  郑存甫 ,  王志庆

IPC分类号： H01L21/8238 ,  H01L27/092

CPC分类号： H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823468 ,  H01L29/66492 ,  H01L29/66545 ,  H01L29/66575

摘要： 一种形成集成电路的方法，包括形成多个沿着第一方向纵向地排布在衬底上方的栅极结构。对衬底实施多个角度离子注入。每个角度离子注入具有各自的关于第二方向的注入角度。第二方向基本上与衬底的表面平行并且基本上与第一方向垂直。每个所述注入角度都基本上大于0°。

公开(公告)号：CN111128888B

公开(公告)日：2023-01-06

申请号：CN201911052164.8

申请日：2019-10-31

申请人： 台湾积体电路制造股份有限公司

发明人： 彭成毅 ,  陈文园 ,  谢文兴 ,  许一如 ,  何炯煦 ,  李松柏 ,  田博仁

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

摘要： 一种制造半导体器件的方法，在半导体衬底上方形成多个鳍结构。鳍结构沿着第一方向延伸并且在与第一方向交叉的第二方向上布置。在鳍结构上方形成在第二方向上延伸的多个牺牲栅极结构。在相邻的牺牲栅极结构之间的多个鳍结构上方形成层间介电层。通过沿着第二方向形成栅极端部间隔，将牺牲栅极结构切割成多个牺牲栅极结构。通过用两种或多种介电材料填充栅极端部间隔来形成栅极分隔插塞。两种或多种介电材料包括第一层和形成在第一层上的第二层，并且第二层的介电常数小于第一层的介电常数。本发明的实施例还涉及半导体器件。

公开(公告)号：CN114334960A

公开(公告)日：2022-04-12

申请号：CN202110856150.2

申请日：2021-07-28

申请人： 台湾积体电路制造股份有限公司

发明人： 王志庆 ,  谢文兴 ,  何炯煦 ,  陈文园 ,  苏佳莹 ,  吴忠纬 ,  吴志强

IPC分类号： H01L27/088 ,  H01L21/8234

摘要： 本发明实施例提供一种半导体装置结构。半导体装置结构包括：第一通道层，其具有第一表面与第二表面，以及第二通道层，其具有相对的第一表面与第二表面，且第一通道层与第二通道层的组成为第一材料。结构亦包括第一掺质抑制层，接触第一通道层的第二表面，以及第二掺质抑制层平行于第一掺质抑制层。第二掺质抑制层接触第二通道层的第一表面，且第一掺质抑制层与第二掺质抑制层各自包含碳或氟。结构还包括栅极介电层，接触第一掺质抑制层、第二掺质抑制层与第一通道层的第一表面，以及栅极层，位于栅极介电层上。

公开(公告)号：CN102468240A

公开(公告)日：2012-05-23

申请号：CN201110243091.8

申请日：2011-08-22

申请人： 台湾积体电路制造股份有限公司

发明人： 吴志强 ,  许义明 ,  余宗兴 ,  程冠伦 ,  曹志彬 ,  陈文园 ,  郑存甫 ,  王志庆

IPC分类号： H01L21/8238 ,  H01L27/092

CPC分类号： H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823468 ,  H01L29/66492 ,  H01L29/66545 ,  H01L29/66575

摘要： 一种形成集成电路的方法，包括形成多个沿着第一方向纵向地排布在衬底上方的栅极结构。对衬底实施多个角度离子注入。每个角度离子注入具有各自的关于第二方向的注入角度。第二方向基本上与衬底的表面平行并且基本上与第一方向垂直。每个所述注入角度都基本上大于0°。

公开(公告)号：CN115312456A

公开(公告)日：2022-11-08

申请号：CN202210115826.7

申请日：2022-02-07

申请人： 台湾积体电路制造股份有限公司

发明人： 王志庆 ,  陈文园 ,  苏俊鐘 ,  何炯煦 ,  谢文兴 ,  程冠伦 ,  吴忠纬 ,  吴志强

IPC分类号： H01L21/8234 ,  H01L27/088

摘要： 一种半导体装置结构包括介电层；与介电层接触的第一源极/漏极特征，其中第一源极/漏极特征包含第一侧壁；及与介电层接触且相邻于第一源极/漏极特征的第二源极/漏极特征，其中第二源极/漏极特征包含第二侧壁。结构亦包括布置在介电层上方且在第一侧壁与第二侧壁之间的绝缘层，其中绝缘层包含面向第一侧壁的第一表面、面向第二侧壁的第二表面、连接第一表面及第二表面的第三表面、及与第三表面相对的第四表面。结构包括布置在第一侧壁与第一表面之间的密封材料，其中密封材料、第一侧壁、第一表面、及介电层裸露于气隙。

公开(公告)号：CN115083916A

公开(公告)日：2022-09-20

申请号：CN202210480569.7

申请日：2022-05-05

申请人： 台湾积体电路制造股份有限公司

发明人： 王志庆 ,  陈文园 ,  谢文兴 ,  程冠伦 ,  吴忠纬 ,  吴志强

IPC分类号： H01L21/336 ,  B82Y40/00

摘要： 一种形成半导体装置的方法包括接收半导体基板。半导体基板具有顶表面并包括半导体元素。半导体基板具有形成在其上的鳍片结构。凹蚀鳍片结构以形成源极/漏极沟槽；在源极/漏极沟槽中在凹蚀的鳍片结构上方形成第一介电层；在源极/漏极沟槽的底表面下方的鳍片结构的部分之中布植掺质元素，以形成非结晶半导体层；在源极/漏极沟槽中在凹蚀的鳍片结构上方形成第二介电层；退火半导体基板；去除第一介电层与第二介电层。在退火以及去除的步骤之后，进一步凹蚀凹蚀的鳍片结构以提供顶表面。从顶表面以及在顶表面上形成外延层。