公开(公告)号：CN102203936B

公开(公告)日：2014-03-12

申请号：CN201080003115.6

申请日：2010-07-09

Applicant: 住友电气工业株式会社 ,  住友电工光电子器件创新株式会社

Inventor： 冈田政也 ,  木山诚 ,  八重樫诚司 ,  中田健

IPC: H01L21/8232 ,  H01L21/28 ,  H01L21/338 ,  H01L21/76 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/095 ,  H01L29/12 ,  H01L29/47 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80 ,  H01L29/812 ,  H01L29/872

CPC classification number: H01L29/8725 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/0727 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/7786 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/8128 ,  H01L29/872

Abstract: 本发明提供了一种半导体器件，该半导体器件包括对抗浪涌电压等的旁路保护单元，实现了良好的耐压特性和低的导通电阻(低导通状态电压)，具有简单结构并且用于大电流目的。在本发明中，半导体器件包括：n+型GaN衬底1，其具有与支撑衬底欧姆接触的GaN层；FET，其在第一区域R1中具有n-型GaN漂移层2；以及SBD，其具有第二区域R2中的阳极电极，阳极电极与n-型GaN漂移层2形成肖特基接触。FET和SBD并联布置。FET的漏电极D和SBD的阴极电极C形成在n+型GaN衬底1的背面上。

公开(公告)号：CN102203936A

公开(公告)日：2011-09-28

申请号：CN201080003115.6

申请日：2010-07-09

Applicant: 住友电气工业株式会社 ,  住友电工光电子器件创新株式会社

Inventor： 冈田政也 ,  木山诚 ,  八重樫诚司 ,  中田健

IPC: H01L21/8232 ,  H01L21/28 ,  H01L21/338 ,  H01L21/76 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/095 ,  H01L29/12 ,  H01L29/47 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80 ,  H01L29/812 ,  H01L29/872

CPC classification number: H01L29/8725 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/0727 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/7786 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/8128 ,  H01L29/872

Abstract: 本发明提供了一种半导体器件，该半导体器件包括对抗浪涌电压等的旁路保护单元，实现了良好的耐压特性和低的导通电阻(低导通状态电压)，具有简单结构并且用于大电流目的。在本发明中，半导体器件包括：n+型GaN衬底1，其具有与支撑衬底欧姆接触的GaN层；FET，其在第一区域R1中具有n-型GaN漂移层2；以及SBD，其具有第二区域R2中的阳极电极，阳极电极与n-型GaN漂移层2形成肖特基接触。FET和SBD并联布置。FET的漏电极D和SBD的阴极电极C形成在n+型GaN衬底1的背面上。

公开(公告)号：CN103210496A

公开(公告)日：2013-07-17

申请号：CN201180054944.1

申请日：2011-10-17

Applicant: 住友电气工业株式会社

Inventor： 冈田政也 ,  木山诚 ,  斋藤雄 ,  八重樫诚司 ,  横山满德 ,  井上和孝

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7813 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66462 ,  H01L29/66734 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/78

Abstract: 本发明的目的是提高设置有开口部并且通过二维电子气在所述开口部中具有沟道的垂直型半导体器件的击穿电压特性。GaN基堆叠层（15）特征在于其具有n-型GaN基漂移层（4）/p型GaN基势垒层（6）/n+型GaN基接触层（7）。开口部（28）从表面层延伸进入n-型GaN基漂移层（4）；再生长层（27），其定位为使得覆盖开口部的壁表面和底部，并且包括电子漂移层（22）和电子源层（26）；源电极（S），其定位在开口部周围；栅电极（G），其位于开口部中的再生长层上；和底部绝缘层（37），其位于开口部的底部。

公开(公告)号：CN103155155A

公开(公告)日：2013-06-12

申请号：CN201180048261.5

申请日：2011-07-06

Applicant: 住友电气工业株式会社

Inventor： 木山诚 ,  斋藤雄 ,  冈田政也 ,  八重樫诚司 ,  井上和孝 ,  横山满德

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/778 ,  H01L29/0696 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7788 ,  H01L29/7789

Abstract: 提供了一种垂直GaN基半导体器件，其中能够借助p型GaN势垒层提高耐受性能，同时也降低导通电阻。该半导体器件特征在于包括：再生长层（27），其包括位于开口（28）的壁表面上的沟道；p型势垒层（6），其具有被覆盖的端面；源层（7），其与p型势垒层接触；栅电极（G），其位于再生长层上；和源电极（S），其位于开口周围。其中，源层具有超晶格结构，该超晶格结构由层叠组成，该层叠包括：第一层（a层），其具有比p型势垒层的晶格常数小的晶格常数；和第二层（b层），其具有比第一层的晶格常数大的晶格常数。

公开(公告)号：CN112447536A

公开(公告)日：2021-03-05

申请号：CN202010911205.0

申请日：2020-09-02

Applicant: 住友电气工业株式会社

Inventor： 住吉和英 ,  冈田政也 ,  井上和孝 ,  米村卓巳

IPC: H01L21/56 ,  H01L21/335 ,  H01L23/31 ,  H01L29/778 ,  C23C16/44 ,  C23C16/34

Abstract: 本申请发明涉及形成氮化硅钝化膜的方法、制造半导体器件的方法和半导体器件。在氮化物半导体层上形成氮化硅钝化膜的方法包含以下步骤：将包含氮化物半导体层的衬底引入反应炉中，将所述反应炉内的气氛从空气置换为氨气(NH3)气氛或氢气(H2)气氛，将所述反应炉内的温度升高至第一温度，将所述反应炉内的温度保持在所述第一温度并且将所述反应炉内的气氛保持为NH3气氛或H2气氛三分钟以上，将所述反应炉内的温度降低至低于所述第一温度的第二温度，以及通过在所述反应炉中在100Pa以下的第一压力下向所述反应炉中供给二氯硅烷(SiH2Cl2)而形成所述氮化硅钝化膜。

公开(公告)号：CN102648527A

公开(公告)日：2012-08-22

申请号：CN201080045199.X

申请日：2010-06-24

Applicant: 住友电气工业株式会社

Inventor： 冈田政也 ,  木山诚

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7786 ,  H01L29/0891 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7788 ,  H01L29/7789

Abstract: 公开了一种用于大电流的半导体器件，该半导体器件在具有低导通电阻、增加的迁移率和改进的夹断特性之后，即使漏电压增加也不会产生翘曲现象。还公开了该半导体器件的制造方法。该半导体器件具有：具有开口(28)的GaN叠层体(15)；包括沟道的再生长层(27)；栅电极(G)；源电极(S)；以及漏电极(D)。再生长层(27)包括电子传输层(22)和电子供给层(26)，GaN叠层体包括p型GaN层(6)，其端表面在开口中被再生长层覆盖，并且p型GaN层被设置有与该p型GaN层欧姆接触的p侧电极(11)。

公开(公告)号：CN103582938A

公开(公告)日：2014-02-12

申请号：CN201180071382.1

申请日：2011-06-03

Applicant: 住友电气工业株式会社

Inventor： 斋藤雄 ,  冈田政也 ,  善积祐介 ,  木山诚 ,  上野昌纪 ,  片山浩二 ,  中村孝夫

IPC: H01L21/338 ,  H01L21/20 ,  H01L21/205 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80 ,  H01L29/812

CPC classification number: H01L29/66462 ,  H01L21/02389 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/30621 ,  H01L21/3085 ,  H01L21/3086 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/7788 ,  H01L29/7789

Abstract: 提供一种具有能够避免沟道层的载流子浓度增大而降低泄漏的结构的、氮化物电子器件。半导体叠层（15）的斜面（15a）及主面（15c）分别相对于第一基准面及第二基准面（R1、R2）延伸。由于半导体叠层（15）的主面（15c）相对于表示六方晶类III族氮化物的c轴方向的基准轴（Cx）以5度以上40度以下的范围内的角度倾斜，且第一基准面（R1）的法线与基准轴（Cx）所构成的角度小于第二基准面（R2）的法线与基准轴（Cx）所构成的角度，所以能够使沟道层（19）的氧浓度小于1×1017cm-3。因此，在沟道层（19）中，能够避免因氧添加而载流子浓度增加的情况，能够降低经由沟道层的晶体管的泄漏电流。

公开(公告)号：CN103201844A

公开(公告)日：2013-07-10

申请号：CN201180053705.4

申请日：2011-07-26

Applicant: 住友电气工业株式会社

Inventor： 八重樫诚司 ,  木山诚 ,  横山满德 ,  井上和孝 ,  冈田政也 ,  齐藤雄

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L27/095 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7802 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/66712 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明涉及半导体装置及其制造方法，其在开口部具有通道的纵向半导体装置中，可提高高频特性。其特征在于，具有n型GaN类漂移层（4）、p型GaN类势垒层（6）、n型GaN类接触层（7），开口部（28）从表层到n型GaN类漂移层内，其结构具有包含覆盖该开口部配置的电子移动层（22）和电子供给层（26）的再生长层（27）、源极（S）、漏极（D）和位于在生长成上栅极（G），可视为以源极为一方电极，以漏极为另一方的电极而构成电容，具有降低该电容的容量的容量降低结构。

公开(公告)号：CN102148244A

公开(公告)日：2011-08-10

申请号：CN201010621732.4

申请日：2010-12-28

Applicant: 住友电气工业株式会社

Inventor： 冈田政也 ,  木山诚

IPC: H01L29/778 ,  H01L27/085 ,  H01L21/336 ,  H01L21/8252

CPC classification number: H01L29/7787 ,  H01L29/045 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置能够得到沟道的高迁移率，并且，能够可靠地得到纵向耐压及栅电极端部的耐压这两方的耐压性能。该半导体装置的特征在于，在包含n型漂移层及位于该n型漂移层上的p型层的GaN基层叠体上设置有开口部，具备以覆盖开口部的方式设置的包含沟道的再生长层以及沿再生长层位于该再生长层上的栅电极，开口部到达n型漂移层，栅电极的端部以从平面上来看不具有从p型层超出的部分的方式设置。

公开(公告)号：CN119562552A

公开(公告)日：2025-03-04

申请号：CN202411181188.4

申请日：2024-08-27

Applicant: 住友电气工业株式会社

Inventor： 冈田政也

IPC: H10D30/47 ,  H10D30/01 ,  H10D64/68 ,  H10D62/10

Abstract: 本公开提供能减少栅极泄漏的半导体装置以及半导体装置的制造方法。半导体装置具有：氮化物半导体层；电介质氮氧化膜，设于所述氮化物半导体层之上，具有与所述氮化物半导体层对置的第一面；以及栅电极，设于所述电介质氮氧化膜之上，所述氮化物半导体层的与所述电介质氮氧化膜对置的面具有氮极性。